同相时延升压电路

摘要

本发明针对芯片集成电路的升压需求，提出一种同相时延升压电路，其特征在于：包括PMOS管Q1、NMOS管Q2、PMOS管Q3、NMOS管Q4和滤波电容C1、C2，所述PMOS管Q1与NMOS管Q2串联连接于第一电源端与地端之间，二者的栅极共同连接至电路的输入端；所述PMOS管Q3与NMOS管Q4串联连接于第二电源端与地端之间，二者的栅极共同连接至所述PMOS管Q1与NMOS管Q2的串联结点，该串联结点处设置有所述的滤波电容C1；所述PMOS管Q3与NMOS管Q4的串联结点连接至电路的输出端，且于电路的输出端处设置有所述的滤波电容C2；所述第二电源端的电压大于第一电源端的电压。本发明可为芯片集成电路提供来稳的升压，满足对后续电路的驱动力需求，其结构简单，驱动力平稳，且具有体积小、耐压性能优秀等特点。

主权项

一种同相时延升压电路，其特征在于：包括PMOS管Q1、NMOS管Q2、PMOS管Q3、NMOS管Q4和滤波电容C1、C2，所述PMOS管Q1与NMOS管Q2串联连接于第一电源端与地端之间，二者的栅极共同连接至电路的输入端；所述PMOS管Q3与NMOS管Q4串联连接于第二电源端与地端之间，二者的栅极共同连接至所述PMOS管Q1与NMOS管Q2的串联结点，该串联结点处设置有所述的滤波电容C1；所述PMOS管Q3与NMOS管Q4的串联结点连接至电路的输出端，且于电路的输出端处设置有所述的滤波电容C2；所述第二电源端的电压大于第一电源端的电压。