发明名称 |
一种多芯片封装系统 |
摘要 |
本发明公开了一种多芯片封装系统,所述多芯片封装系统包括:主芯片和存储芯片,其中,所述存储芯片包括第一输入输出电路,所述主芯片包括:第二输入输出电路、总线控制模块、第三输入输出电路、第一数据通路、第二数据通路和第三数据通路,其中,所述第一数据通路用于连接所述第二输入输出电路与所述总线控制模块;所述第二数据通路用于连接所述总线控制模块与所述第三输入输出电路;所述第三数据通路用于连接所述第二输入输出电路与所述第三输入输出电路。本发明能够实现当主芯片无法正常工作时,可以对存储芯片进行直接读写操作;此外,在测试过程中,还可以对错误芯片进行准确定位。 |
申请公布号 |
CN103531251B |
申请公布日期 |
2016.04.27 |
申请号 |
CN201310521504.3 |
申请日期 |
2013.10.29 |
申请人 |
北京兆易创新科技股份有限公司 |
发明人 |
段海洁;刘志;李宝魁 |
分类号 |
G11C29/56(2006.01)I |
主分类号 |
G11C29/56(2006.01)I |
代理机构 |
北京品源专利代理有限公司 11332 |
代理人 |
胡彬 |
主权项 |
一种多芯片封装系统,其特征在于,所述多芯片封装系统包括:主芯片和存储芯片,其中,所述存储芯片包括第一输入输出电路,所述主芯片包括:第二输入输出电路、总线控制模块、第三输入输出电路、第一数据通路、第二数据通路和第三数据通路,其中,所述第二输入输出电路用于从所述多芯片封装系统外部向所述主芯片输入数据或从所述主芯片向所述多芯片封装系统外部输出数据;所述总线控制模块用于控制所述主芯片的总线上数据的发送和接收;所述第三输入输出电路用于从所述存储芯片向所述主芯片输入数据或从所述主芯片向所述存储芯片输出数据;所述第一数据通路用于连接所述第二输入输出电路与所述总线控制模块;所述第二数据通路用于连接所述总线控制模块与所述第三输入输出电路;所述第三数据通路用于连接所述第二输入输出电路与所述第三输入输出电路;所述多芯片封装系统通过引脚与系统外的器件连接以及相互交换数据。 |
地址 |
100083 北京市海淀区学院路30号科大天工大厦A座12层 |