发明名称 |
一种用于功率管分段驱动的TDC电路 |
摘要 |
本发明涉及集成电路技术,具体的说是涉及一种用于DC-DC变换器DCM模式下功率管分段驱动的时间数字转换电路。本发明的一种用于功率管分段驱动的TDC电路,包括时数转换单元和逻辑控制单元,所述时数转换单元包括延迟模块和锁存模块,所述逻辑控制单元包括分频模块、工作时序产生模块、求和模块和分段判定模块;其中,延迟模块和锁存模块连接,求和模块分别与锁存模块、工作时序产生模块和分段判定模块连接,工作时序产生模块分别与分频模块和分段判定模块连接。本发明的有益效果为,用带逻辑控制的TDC电路实现了DC-DC变换器在DCM下的电流检测,并实现功率管的稳定分段。本发明尤其适用于DC-DC变换器DCM模式下的功率管分段驱动。 |
申请公布号 |
CN103731014B |
申请公布日期 |
2016.04.06 |
申请号 |
CN201410024149.3 |
申请日期 |
2014.01.20 |
申请人 |
电子科技大学 |
发明人 |
罗萍;白春蕾;付松林;周才强;陈剑洛;周彪 |
分类号 |
H02M1/08(2006.01)I |
主分类号 |
H02M1/08(2006.01)I |
代理机构 |
成都宏顺专利代理事务所(普通合伙) 51227 |
代理人 |
李顺德;王睿 |
主权项 |
一种用于功率管分段驱动的TDC电路,所述TDC电路为时间数字转换电路,包括时数转换单元和逻辑控制单元,所述时数转换单元包括延迟模块和锁存模块,所述逻辑控制单元包括分频模块、工作时序产生模块、求和模块和分段判定模块;其中,延迟模块和锁存模块连接,求和模块分别与锁存模块、工作时序产生模块和分段判定模块连接,工作时序产生模块分别与分频模块和分段判定模块连接;所述延迟模块和锁存模块连接功率管控制信号,在延迟模块中设置有多个检测点作为延迟模块的输出信号输入锁存模块,当功率管控制信号由高电平变低电平时,经反向产生上升沿向后传输,上升沿传到的检测点会由低电平变高电平,未传到的检测点仍保持低电平,当外部控制信号由低电平变高电平时,锁存模块在控制信号的控制下将延迟模块输入的多位信号进行锁存,产生n位量化码输出到求和模块,其中n位量化码为功率管控制信号的导通时间;所述求和模块根据锁存模块输入的n位量化码产生相对应的m位控制信号并输出到分段判定模块,分段判定模块根据m位控制信号产生n位分段控制码;所述工作时序产生模块用于为控制求和模块和分段判定模块提供使能控制信号;所述分频模块用于对外部时钟信号进行分频并提供给工作时序产生模块。 |
地址 |
611731 四川省成都市高新区(西区)西源大道2006号 |