发明名称 |
压缩码的加速执行技术 |
摘要 |
于压缩码的加速执行技术的方法及装置被描述。在一实施例中,一消除泡沫的二阶嵌入式码解压缩方案被利用,这可增加速度及/或降低功耗。其他实施例也被描述并申请专利。 |
申请公布号 |
TWI526929 |
申请公布日期 |
2016.03.21 |
申请号 |
TW100122267 |
申请日期 |
2011.06.24 |
申请人 |
英特尔公司 |
发明人 |
波林 埃德森;布特尼兹 小摩里西欧;邦 尼尔;阿夫尼 斯洛摩 |
分类号 |
G06F9/30(2006.01) |
主分类号 |
G06F9/30(2006.01) |
代理机构 |
|
代理人 |
恽轶群;陈文郎 |
主权项 |
一种装置,其包含:一第一储存单元,用以储存对应于一嵌入式码指令位址的一指标,其中,该指标系针对一嵌入式码指令位址序列而藉由选择该嵌入式码指令位址中之一位元子集所产生;一第二储存单元,用以储存对应于该指标的一唯一嵌入式码指令;以及一处理器,用以执行所储存的该嵌入式码指令,其中,该第一储存单元可由于在该第一储存单元处接收到该嵌入式码指令位址而将该指标发送给该第二储存单元,其中,该第二储存单元可由于在该第二储存单元处接收到该指标而输出该唯一嵌入式码指令,其中,该第二储存单元能够在该处理器的单一个周期当中接收该唯一嵌入式码指令及该指标。
|
地址 |
美国 |