发明名称 |
记忆体装置中错误管理之方法及系统 |
摘要 |
明揭示了一种用于记忆体装置中之错误管理的方法及系统。在本发明的一实施例中,该记忆体装置可处理命令及位址同位元错误、以及循环冗余检查错误。在本发明的一实施例中,该记忆体可决定一被接收的命令之命令位元或位址位元是否有任何同位元错误,而侦测该被接收的命令是否有任何同位元错误。如果侦测到该被接收的命令中之一同位元错误或循环冗余检查错误,则触发一错误处理机构,以便自错误命令恢复。
|
申请公布号 |
TW201604884 |
申请公布日期 |
2016.02.01 |
申请号 |
TW104120315 |
申请日期 |
2010.10.20 |
申请人 |
英特尔股份有限公司 |
发明人 |
班 库杰特;齐莫曼 大卫;布兹辛斯基 丹尼斯;威廉斯 麦可;赫伯特 约翰 |
分类号 |
G11C29/42(2006.01) |
主分类号 |
G11C29/42(2006.01) |
代理机构 |
|
代理人 |
林志刚 |
主权项 |
一种记忆体模组,包含:一暂存器;以及错误处理逻辑,可用以:接收一命令及与该命令相关联的同位位元信号;侦测一已接收的命令是否有一同位元错误,其中由一晶片选择信号使该已接收的命令具备资格;以及回应侦测到同位元错误而执行下列步骤:不理会该已接收的命令;将该已接收的命令之命令位元及位址位元储存在一错误记录;触发(assert)一错误状态位元;触发一错误指示信号;等候直到一或多个待处理有效命令中之所有待处理有效命令都完成了执行,其中在该已接收的命令之前接收到该一或多个待处理有效命令;及在关闭开启分页之前等候直到一有效至预充电命令延迟结束。
|
地址 |
美国 |