| 发明名称 | 半导体装置及其制造方法 | ||
| 摘要 | 第2杂质区(12)在第1主面(41)上由第1杂质区(11)围住。第1主面(41)的第3杂质区(13)与第1杂质区(11)之间夹着第2杂质区(12)。第2主面(42)的第4(14)及第5杂质区(15)与第2杂质区(12)之间夹着第1杂质区(11)。控制电极层(23)隔着绝缘膜(33)与第2杂质区(12)相对。与第1主面(41)的形成有第1杂质区(11)的部分正对的第2主面(42)的部分，将第4杂质区(14)和第5杂质区(15)的形成区域围住，是浓度为第1杂质区(11)的杂质浓度以下的第1导电型的区域及第2导电型的区域的任一区域。从而，能够在绝缘栅双极晶体管与续流二极管一体化的半导体装置中抑制续流二极管的恢复击穿。 | ||
| 申请公布号 | CN100585858C | 申请公布日期 | 2010.01.27 |
| 申请号 | CN200710102972.1 | 申请日期 | 2007.04.27 |
| 申请人 | 三菱电机株式会社 | 发明人 | 金田充;高桥英树;友松佳史 |
| 分类号 | H01L27/06(2006.01)I;H01L21/822(2006.01)I | 主分类号 | H01L27/06(2006.01)I |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 曾祥夌;刘宗杰 |
| 主权项 | 1.一种半导体装置，其中设有：包括第1及第2主面并含有第1导电型的第1杂质区的半导体基板；在所述半导体基板的所述第1主面上形成的、在所述第1主面上由所述第1杂质区围住的第2导电型的第2杂质区；在所述第1主面上形成的、与所述第1杂质区之间夹着所述第2杂质区的第1导电型的第3杂质区；在所述半导体基板的所述第2主面上形成的、与所述第2杂质区之间夹着所述第1杂质区的第2导电型的第4杂质区；在所述半导体基板的所述第2主面上形成的、与所述第2杂质区之间夹着所述第1杂质区且其杂质浓度比所述第1杂质区高的第1导电型的第5杂质区；以及在夹在所述第1杂质区和所述第3杂质区之间的所述第2杂质区上隔着绝缘膜相对而形成的控制电极层，与所述第1主面上形成有所述第1杂质区的部分正对的所述第2主面的部分，是在所述第2主面上围住所述第4和第5杂质区的形成区域的、且具有所述第1杂质区的杂质浓度以下的浓度的第1导电型区域及第2导电型区域中的任一区域。 | ||
| 地址 | 日本东京都 | ||