发明名称 Ⅲ族氮化物化合物半导体叠层结构体的成膜方法
摘要 本发明提供一种可稳定地在基板上成膜出由结晶性良好的III族氮化物化合物半导体形成的多层膜结构的方法。多层膜结构从基板侧起至少包含缓冲层和基底层,采用溅射法成膜出缓冲层和基底层。使缓冲层的成膜温度低于基底层的成膜温度,或使缓冲层的膜厚为5nm~500nm。进而,多层膜结构从基板侧起至少包含基底层和发光层,包括采用溅射法成膜出基底层,并且,采用金属有机化学气相淀积(MOCVD)法成膜出发光层的工序。
申请公布号 CN101522942A 申请公布日期 2009.09.02
申请号 CN200780036234.X 申请日期 2007.09.13
申请人 昭和电工株式会社 发明人 三木久幸;塙健三;佐佐木保正
分类号 C23C16/34(2006.01)I;C23C14/06(2006.01)I;C30B29/38(2006.01)I;H01L33/00(2006.01)I 主分类号 C23C16/34(2006.01)I
代理机构 北京市中咨律师事务所 代理人 段承恩;田 欣
主权项 1、一种III族氮化物化合物半导体叠层结构体的成膜方法,该方法是在基板上成膜出由III族氮化物化合物半导体形成的多层膜结构,其特征在于,该多层膜结构从基板侧起至少包含缓冲层和基底层,采用溅射法层叠缓冲层和基底层,并且,使缓冲层的成膜温度低于基底层的成膜温度。
地址 日本东京都