| 主权项 |
一种用于为一主汇流排上之一个以上的元件和一辅助汇流排上之一辅助元件间的异动提供一选择性透通介面之装置，其中于该主汇流排之上支援一种以上独特的协定，但于该辅助汇流排之上却未支援，该装置包括：一第一主输入暂存器(PIREG1)，用于以仅一个时脉周期延迟的方式从该主汇流排传输异动位址、控制及资料资讯给该辅助汇流排；一被耦合至PIREG1的元件选择(DEVSEL)侦测电路，用于侦测PIREG1中所接收到的异动位址是否和该等独特协定中其中一者相关联；以及一被耦合至PIREG1及该DEVSEL侦测电路的状态机，如果该DEVSEL侦测电路决定PIREG1中所接收到的异动位址和该等独特协定中其中一者相关联的话，该状态机便可实施作业以实现该等独特协定中其中一者。如申请专利范围第1项之装置，其中该等独特协定中其中一者为热插拔，该装置进一步包括：一被耦合至PIREG1的热插拔暂存器(HSR)，用以使该装置实施热插拔作业，该HSR含有一插入位元及一抽出位元，用以分别表示该辅助元件系欲插入该主汇流排或是欲从该主汇流排中抽出；其中该HSR可由该主汇流排上的主元件来定址和读取，其方式系藉由将该HSR的异动位址置放于PIREG1之中，用以让该主元件判断该装置系欲插入该主汇流排或是欲从该主汇流排中抽出；以及其中该HSR可由该主元件来定址和写入，其方式系藉由将该HSR的异动位址置放于PIREG1之中，用以于该等热插拔作业完成之后重置该等插入和抽出位元。如申请专利范围第2项之装置，其中该状态机系被设计成用以藉由下面方式来判断一异动是否定址该HSR：判断PIREG1中的命令/位元组启动(C/BE)栏是否表示该异动为一组态命令；判断PIREG1中的初始化元件选择(IDSEL)位元是否被判定；以及判断PIREG1中的位址的特定数量最小有效位元是否对应该HSR的位址。一种用于为一主汇流排上之一个以上的元件和一辅助汇流排上之一辅助元件间的异动提供一选择性透通介面之装置，其包括：一第一主输入暂存器(PIREG1)，用于以一个时脉周期延迟的方式从该主汇流排传输异动位址、控制及资料资讯给该辅助汇流排；一第一辅助输入暂存器(SIREG1)，用于以一个时脉周期延迟的方式从该辅助汇流排传输异动位址、控制及资料资讯给该主汇流排；一个以上的幻影基址暂存器(BARs)，用以储存该辅助元件的一个以上位址；一被耦合至PIREG1和该等一个以上幻影BARs的元件选择(DEVSEL)侦测电路，用于侦测PIREG1中所接收到的异动位址是否欲送往该辅助元件；以及一被耦合至PIREG1及该DEVSEL侦测电路的状态机，如果该DEVSEL侦测电路决定PIREG1中所接收到的异动位址欲送往该辅助元件的话，该状态机便可根据主汇流排协定来产生该主汇流排的交握信号，并且会进一步被耦合至SIREG1，当于SIREG1中接收到一异动位址时，该状态机便可根据辅助汇流排协定来产生该辅助汇流排的交握信号。如申请专利范围第4项之装置，进一步包括：一被耦合至PIREG1的第二主输入暂存器(PIREG2)，用以对PIREG1中的异动位址、控制及资料资讯重新进行时脉处理；一被耦合至SIREG1的第二辅助输入暂存器(SIREG2)，用以对SIREG1中的异动位址、控制及资料资讯重新进行时脉处理；一第一多工器(MUX1)，用以将PIREG1或PIREG2耦合至该辅助汇流排；以及一第三多工器(MUX3)，用以将SIREG1或SIREG2耦合至该主汇流排；其中，当一目标元件备妥(TRDY#)交握信号被取消而且一异动待处理时，该状态机便会使用该等交握信号来暂停该异动；以及其中，一旦该状态机从该等交握信号中侦测到该已暂停异动已经被重新启动后，该状态机便会控制MUX1选择PIREG2并且控制MUX3选择SIREG2。如申请专利范围第4项之装置，进一步包括：一被耦合至该状态机的边界侦测计数器(CNTR)，而且其终止计数等于一记忆体页的整数倍数，用以于目标元件丛读取异动期间计算记忆体的存取次数；以及一被耦合至CNTR及该状态机的边界侦测电路，用以表示CNTR何时抵达比其终止计数小一的数值；其中当该边界侦测电路表示CNTR已经抵达比其终止计数小一的数值时，该状态机便会使用该等交握信号来暂停该异动，以及如果该等交握信号表示该异动结束的话，便会结束该项异动，或是如果表示该异动未结束的话，便会继续执行该项异动。如申请专利范围第4项之装置，其中该辅助汇流排系一PCI汇流排，该主汇流排系一CompactPCI汇流排。一种主汇流排转接器(HBA)，其包括申请专利范围第4项之装置，该装置会透过该辅助汇流排被耦合至一光纤通道控制电路。一种伺服电脑，其包括申请专利范围第8项之HBA，其中该主汇流排系一CompactPCI汇流排，而且进一步包括一被耦合至该CompactPCI汇流排的主CPU。一种储存区域网路(SAN)，其包括申请专利范围第9项之伺服电脑，其中有一光纤通道网路会被耦合至该光纤通道控制电路，以及有一个以上的储存元件会被耦合至该光纤通道网路。一种主汇流排转接器(HBA)，其包括申请专利范围第4项之装置，该装置会透过该辅助汇流排被耦合至一储存网路控制电路。一种伺服电脑，其包括申请专利范围第11项之HBA，其中该主汇流排系一CompactPCI汇流排，而且进一步包括一被耦合至该CompactPCI汇流排的主CPU。一种储存区域网路(SAN)，其包括申请专利范围第12项之伺服电脑，其中有一储存网路会被耦合至该储存网路控制电路，以及有一个以上的储存元件会被耦合至该储存网路。一种用于为一主汇流排上之一个以上的元件和一辅助汇流排上之一辅助元件间的异动提供一选择性透通介面之装置，其中于该主汇流排之上支援一种以上独特的协定，但于该辅助汇流排之上却未支援，该装置包括：一第一主输入暂存器(PIREG1)，用于以仅一个时脉周期延迟的方式从该主汇流排传输异动位址、控制及资料资讯给该辅助汇流排；一第一辅助输入暂存器(SIREG1)，用于以仅一个时脉周期延迟的方式从该辅助汇流排传输异动位址、控制及资料资讯给该主汇流排；一个以上的幻影基址暂存器(BARs)，用以储存该辅助元件的一个以上位址；一被耦合至PIREG1和该等一个以上幻影BARs的元件选择(DEVSEL)侦测电路，用于侦测PIREG1中所接收到的异动位址是否欲送往该辅助元件或是是否和该等独特协定中其中一者相关联；以及一被耦合至PIREG1、SIREG1及该DEVSEL侦测电路的状态机，如果该DEVSEL侦测电路决定PIREG1中所接收到的异动位址欲送往该辅助元件的话，该状态机便可根据主汇流排协定来产生该主汇流排的交握信号，如果该DEVSEL侦测电路决定PIREG1中所接收到的异动位址和该等独特协定中其中一者相关联的话，该状态机便可实施作业以实现该等独特协定中其中一者，当于SIREG1中接收到一异动位址时，该状态机便可根据辅助汇流排协定来产生该辅助汇流排的交握信号。如申请专利范围第14项之装置，进一步包括：一被耦合至PIREG1的第二主输入暂存器(PIREG2)，用以对PIREG1中的异动位址、控制及资料资讯重新进行时脉处理；一被耦合至SIREG1的第二辅助输入暂存器(SIREG2)，用以对SIREG1中的异动位址、控制及资料资讯重新进行时脉处理；一第一多工器(MUX1)，用以将PIREG1或PIREG2耦合至该辅助汇流排；以及一第三多工器(MUX3)，用以将SIREG1或SIREG2耦合至该主汇流排；其中，当一目标元件备妥(TRDY#)交握信号被取消而且一异动待处理时，该状态机便会使用该等交握信号来暂停该异动；以及其中，一旦该状态机从该等交握信号中侦测到该已暂停异动已经被重新启动后，该状态机便会控制MUX1选择PIREG2并且控制MUX3选择SIREG2。如申请专利范围第14项之装置，进一步包括：一被耦合至该状态机的边界侦测计数器(CNTR)，而且其终止计数等于一记忆体页的整数倍数，用以于目标元件丛读取异动期间计算记忆体的存取次数；以及一被耦合至CNTR及该状态机的边界侦测电路，用以表示CNTR何时抵达比其终止计数小一的数值；其中当该边界侦测电路表示CNTR已经抵达比其终止计数小一的数值时，该状态机便会使用该等交握信号来暂停该异动，以及如果该等交握信号表示该异动结束的话，便会结束该项异动，或是如果表示该异动未结束的话，便会继续执行该项异动。如申请专利范围第14项之装置，其中该等独特协定中其中一者为热插拔，该装置进一步包括：一被耦合至PIREG1的热插拔暂存器(HSR)，用以使该装置实施热插拔作业，该HSR含有一插入位元及一抽出位元，用以分别表示该辅助元件系欲插入该主汇流排或是欲从该主汇流排中抽出；其中该HSR可由该主汇流排上的主元件来定址和读取，其方式系藉由将该HSR的异动位址置放于PIREG1之中，用以让该主元件判断该装置系欲插入该主汇流排或是欲从该主汇流排中抽出；以及其中该HSR可由该主元件来定址和写入，其方式系藉由将该HSR的异动位址置放于PIREG1之中，用以于该等热插拔作业完成之后重置该等插入和抽出位元。如申请专利范围第17项之装置，其中该状态机系用以藉由下面方式来判断一异动是否定址该HSR：判断PIREG1中的命令/位元组启动(C/BE)栏是否表示该异动为一组态命令；判断PIREG1中的初始化元件选择(IDSEL)位元是否被判定；以及判断PIREG1中的位址的特定数量最小有效位元是否对应该HSR的位址。如申请专利范围第14项之装置，其中该辅助汇流排系一PCI汇流排，该主汇流排系一CompactPCI汇流排。一种主汇流排转接器(HBA)，其包括申请专利范围第14项之装置，该装置会透过该辅助汇流排被耦合至一光纤通道控制电路。一种伺服电脑，其包括申请专利范围第20项之HBA，其中该主汇流排系一CompactPCI汇流排，而且进一步包括一被耦合至该CompactPCI汇流排的主CPU。一种储存区域网路(SAN)，其包括申请专利范围第21项之伺服电脑，其中有一光纤通道网路会被耦合至该光纤通道控制电路，以及有一个以上的储存元件会被耦合至该光纤通道网路。一种主汇流排转接器(HBA)，其包括申请专利范围第14项之装置，该装置会透过该辅助汇流排被耦合至一储存网路控制电路。一种伺服电脑，其包括申请专利范围第23项之HBA，其中该主汇流排系一CompactPCI汇流排，而且进一步包括一被耦合至该CompactPCI汇流排的主CPU。一种储存区域网路(SAN)，其包括申请专利范围第24项之伺服电脑，其中有一储存网路会被耦合至该储存网路控制电路，以及有一个以上的储存元件会被耦合至该储存网路。一种用于为一主汇流排上之一个以上的元件和一辅助汇流排上之一辅助元件间的异动提供一选择性透通介面之方法，其中于该主汇流排之上支援一种以上独特的协定，但于该辅助汇流排之上却未支援，该方法包括：以仅一个时脉周期延迟的方式从该主汇流排依照时脉传输异动位址、控制及资料资讯给该辅助汇流排；侦测依照时脉被送入该辅助汇流排中的异动位址是否和该等独特协定中其中一者相关联；以及如果依照时脉被送入该辅助汇流排中的异动位址和该等独特协定中其中一者相关联的话，便实施作业以实现该等独特协定中其中一者。如申请专利范围第26项之方法，其中该等独特协定中其中一者为热插拔，该方法进一步包括：如果依照时脉被送入该辅助汇流排中的异动位址和热插拔相关联的话，从该主汇流排上之主元件中定址且读取一热插拔暂存器(HSR)中的一插入位元及一抽出位元，用以使主元件判断该辅助元件是否被耦合至该主汇流排或是与该主汇流排解除耦合；依照该辅助元件是否被耦合至该主汇流排或是与该主汇流排解除耦合来实施热插拔作业；以及于该等热插拔作业完成之后重置该HSR中的插入位元和抽出位元。如申请专利范围第27项之方法，进一步包括藉由下面方式来判断依照时脉被送入该辅助汇流排中的异动位址是否和热插拔相关联：判断异动位址中的命令/位元组启动(C/BE)栏是否表示该异动为一组态命令；判断异动位址中的初始化元件选择(IDSEL)位元是否被判定；以及判断异动位址中的位址的特定数量最小有效位元是否对应该HSR的位址。一种用于为一主汇流排上之一个以上的主元件和一辅助汇流排上之一辅助元件间的异动提供一选择性透通介面之方法，其包括：依照时脉以仅一个时脉周期延迟的方式将正向传输异动位址、控制及资料资讯从该主汇流排送至该辅助汇流排；依照时脉以仅一个时脉周期延迟的方式将反向传输异动位址、控制及资料资讯从该辅助汇流排送至该主汇流排；储存该辅助元件的一个以上位址；藉由比较一正向传输异动位址和该辅助元件的该等已储存位址，以便侦测该正向传输异动位址是否欲送往该辅助元件；以及如果该正向传输异动位址欲送往该辅助元件的话，便可根据主汇流排协定来产生该主汇流排的交握信号，以及当依照时脉将反向传输异动位址从该辅助汇流排送至该主汇流排时，便可根据辅助汇流排协定来产生该辅助汇流排的交握信号。如申请专利范围第29项之方法，进一步包括：重新依照时脉将正向传输异动位址、控制及资料资讯从该主汇流排送至该辅助汇流排；重新依照时脉将反向传输异动位址、控制及资料资讯从该辅助汇流排送至该主汇流排；将该等依照时脉或该等重新依照时脉的正向传输异动位址、控制及资料资讯选择性地耦合至该辅助汇流排；以及将该等依照时脉或该等重新依照时脉的反向传输异动位址、控制及资料资讯选择性地耦合至该主汇流排；当一目标元件备妥(TRDY#)交握信号被取消而且一异动待处理时，便会使用该等交握信号来暂停该异动；以及一旦该已暂停异动重新启动后，将该等重新依照时脉的正向传输异动位址、控制及资料资讯耦合至该辅助汇流排以及将该等重新依照时脉的反向传输异动位址、控制及资料资讯耦合至该主汇流排。如申请专利范围第29项之方法，进一步包括：于目标元件丛读取异动期间计算记忆体的存取次数，直到终止计数等于一记忆体页的整数倍数；以及侦测记忆体的存取次数何时抵达比该终止计数小一的数值；当该记忆体的存取次数已经抵达比其终止计数小一的数值时，便使用该等交握信号来暂停该异动，以及如果该等交握信号表示该异动结束的话，便会结束该项异动，或是如果表示该异动未结束的话，便会继续执行该项异动。如申请专利范围第29项之方法，其中该辅助汇流排系一PCI汇流排，该主汇流排系一CompactPCI汇流排。一种用于为一主汇流排上之一个以上的元件和一辅助汇流排上之一辅助元件间的异动提供一选择性透通介面之方法，其中于该主汇流排之上支援一种以上独特的协定，但于该辅助汇流排之上却未支援，该方法包括；依照时脉以仅一个时脉周期延迟的方式将正向传输异动位址、控制及资料资讯从该主汇流排送至该辅助汇流排；依照时脉以仅一个时脉周期延迟的方式将反向传输异动位址、控制及资料资讯从该辅助汇流排送至该主汇流排；储存该辅助元件的一个以上位址；侦测依照时脉被送至该辅助汇流排的异动位址是否和该等独特协定中其中一者相关联；以及如果依照时脉被送至该辅助汇流排的正向传输异动位址和该等独特协定中其中一者相关联的话，便实施作业以实现该等独特协定中其中一者，如果该正向传输异动位址欲送往该辅助元件的话，便可根据主汇流排协定来产生该主汇流排的交握信号，以及当依照时脉将反向传输异动位址从该辅助汇流排送至该主汇流排时，便可根据辅助汇流排协定来产生该辅助汇流排的交握信号。如申请专利范围第33项之方法，进一步包括：重新依照时脉将正向传输异动位址、控制及资料资讯从该主汇流排送至该辅助汇流排；重新依照时脉将反向传输异动位址、控制及资料资讯从该辅助汇流排送至该主汇流排；将该等依照时脉或该等重新依照时脉的正向传输异动位址、控制及资料资讯选择性地耦合至该辅助汇流排；以及将该等依照时脉或该等重新依照时脉的反向传输异动位址、控制及资料资讯选择性地耦合至该主汇流排；当一目标元件备妥(TRDY#)交握信号被取消而且一异动待处理时，便会使用该等交握信号来暂停该异动；以及一旦该已暂停异动重新启动后，将该等重新依照时脉的正向传输异动位址、控制及资料资讯耦合至该辅助汇流排以及将该等重新依照时脉的反向传输异动位址、控制及资料资讯耦合至该主汇流排。如申请专利范围第33项之方法，进一步包括：于目标元件丛读取异动期间计算记忆体的存取次数，直到终止计数等于一记忆体页的整数倍数；侦测记忆体的存取次数何时抵达比该终止计数小一的数值；以及当该记忆体的存取次数已经抵达比其终止计数小一的数值时，便使用该等交握信号来暂停该异动，以及如果该等交握信号表示该异动结束的话，便会结束该项异动，或是如果表示该异动未结束的话，便会继续执行该项异动。如申请专利范围第33项之方法，其中该等独特协定中其中一者为热插拔，该方法进一步包括：如果依照时脉被送入该辅助汇流排中的异动位址和热插拔相关联的话，从该主汇流排上之主元件中定址且读取一热插拔暂存器(HSR)中的一插入位元及一抽出位元，用以使该主元件判断该辅助元件是否被耦合至该主汇流排或是与该主汇流排解除耦合；依照该辅助元件是否被耦合至该主汇流排或是与该主汇流排解除耦合来实施热插拔作业；以及于该等热插拔作业完成之后重置该HSR中的插入位元和抽出位元。如申请专利范围第36项之方法，进一步包括藉由下面方式来判断一异动是否用以定址该HSR：判断异动位址中的命令/位元组启动(C/BE)栏是否表示该异动为一组态命令；判断异动位址中的初始化元件选择(IDSEL)位元是否被判定；以及判断异动位址中的特定数量最小有效位元是否对应该HSR的位址。如申请专利范围第33项之方法，其中该辅助汇流排系一PCI汇流排，该主汇流排系一CompactPCI汇流排。一种用于为一主汇流排上之一个以上的元件和一辅助汇流排上之一辅助元件间的异动提供一选择性透通介面之装置，其包括：一第一主输入构件，用于以一个时脉周期延迟的方式从该主汇流排传输异动位址、控制及资料资讯给该辅助汇流排；一第一辅助输入构件，用于以一个时脉周期延迟的方式从该辅助汇流排传输异动位址、控制及资料资讯给该主汇流排；一个以上的幻影基址暂存器(BARs)，用以储存该辅助元件的一个以上位址；一被耦合至该第一主输入构件和该等一个以上幻影BARs的元件选择(DEVSEL)侦测构件，用于侦测该第一主输入构件中所接收到的异动位址是否欲送往该辅助元件；以及一被耦合至该第一主输入构件及该DEVSEL侦测构件的状态机，如果该DEVSEL侦测构件决定该第一主输入构件中所接收到的异动位址欲送往该辅助元件的话，该状态机便可根据主汇流排协定来产生该主汇流排的交握信号，并且会进一步被耦合至该第一辅助输入构件，当于该第一辅助输入构件中接收到一异动位址时，该状态机便可根据辅助汇流排协定来产生该辅助汇流排的交握信号。 |
