一种降低芯片应力的结构与其制造方法

摘要

本发明公开了一种降低芯片应力的结构与其制造方法，结构包含一导通孔、多个加固基座、以及多个座体。多个加固基座邻近并环绕于导通孔；多个座体邻近并环绕于导通孔，且座体设置于加固基座的一侧边。其中，加固基座或座体与导通孔并无连结。通过本发明的加固基座、座体、以及加固连线等结构，并将其设置于导通孔邻近区域且环绕导通孔，来增加芯片的横向刚性与纵性刚性，避免芯片因翘曲现象而破坏。

主权项

一种降低芯片应力的结构，其特征在于，所述结构包含：一导通孔；多个加固基座，邻近并环绕于所述导通孔；多个座体，邻近并环绕于所述导通孔，且所述座体设置于所述加固基座的一侧边；以及多个加固连线，用以连结相邻的所述加固基座，所述加固连线环绕所述导通孔，且所述加固连线与所述导通孔并无连结；其中，所述加固基座或所述座体与所述导通孔无连结。