发明名称 一种用于IGBT驱动芯片的驱动电路
摘要 本发明属于电子电路技术领域,具体的说涉及一种用于IGBT驱动芯片的驱动电路。本发明的电路,主要是在传统的电路基础上,根据IGBT的大阈值电压的特性,栅极寄生电容较大,一般有几千PF甚至上万PF,需要较大电流充电,本发明可以保证IGBT栅极电压快速的充到阈值电压点,但是同时可以保证IGBT在t1到t3时间不会产生较大的dVge/dt和dic/dt,这样可以有效的保证IGBT的可靠性,同时加快IGBT的开启速度;因此实现了根据IGBT的本身的特性可以有效的防止di/dt和dV/dt过大,防止开启的峰值电流,关断的峰值电压过大。
申请公布号 CN105141113A 申请公布日期 2015.12.09
申请号 CN201510497850.1 申请日期 2015.08.13
申请人 电子科技大学 发明人 明鑫;袁超;王彦龙;鲁信秋;王卓;张波
分类号 H02M1/088(2006.01)I;H02M1/36(2007.01)I 主分类号 H02M1/088(2006.01)I
代理机构 成都点睛专利代理事务所(普通合伙) 51232 代理人 葛启函
主权项 一种用于IGBT驱动芯片的驱动电路,包括第一PLDMOS管P1、第二PLDMOS管P2、第三PLDMOS管P3、第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第一栅阻电阻Rg1、第二栅阻电阻Rg2、第三栅阻电阻Rg3、第四栅阻电阻Rg4、第一IGBT管Q1、第二IGBT管Q2、电容C、第一二极管D1、第二二极管D2、第一齐纳二极管Z1和第二齐纳二极管Z2;第四PLDMOS管P4的源极通过第八电阻R8后接电源,其栅极接第一控制信号,其漏极接第一NMOS管MN1的漏极;第一PLDMOS管P4与第八电阻R8的连接点接第二PMOS管MP2的漏极;第二PMOS管MP2的栅极接第三控制信号,其源极接电源;第三PLDMOS管P3的栅极接第二控制信号,其源极通过第七电阻R7后接电源,其漏极通过第一栅阻电阻Rg1后接第一NMOS管MN1的栅极;第二PLDMOS管P2的栅极接第四控制信号,其源极通过第六电阻R6后接电源,其漏极通过第三电阻R3后接负的特高压电源;第二PLDMOS管P2的源极与第六电阻R6的连接点接第一PMOS管MP1的漏极;第一PMOS管MP1的栅极接第六控制信号,其源极接电源;第一PLDMOS管P1的源极通过第五电阻R5后接电源,其栅极接第五控制信号,其漏极接第二齐纳二极管Z2的N极;第二齐纳二极管Z2的P积接负的特高压电源;第二齐纳二极管Z2与第四电阻R4并联;第二齐纳二极管Z2与第四电阻R4的连接点通过第四栅阻电阻Rg4后接第二NMOS管MN2的漏极;第二NMOS管MN2的栅极接第二PLDMOS管P2漏极与第三电阻R3的连接点,其源极接负的特高压电源;第二NMOS管MN2的漏极通过第三栅阻电阻Rg3后接第二IGBT管Q2的基极;第二IGBT管Q2的集电极接第二二极管D2的负极,其发射极接负的特高压电源;第二二极管D2的正极接负的特高压电源;第二电阻R2与电容C并联,其一端的连接点接第三PLDMOS管P3的漏极和第一齐纳二极管Z1的N极,其另一端连接点接第一齐纳二极管Z1的P极;第四PLDMOS管P4的漏极通过第一电阻R1后接第一NMOS管MN1的源极;第四PLDMOS管P4的漏极通过第二栅阻电阻Rg2后接第一IGBT管Q1的基极;第一IGBT管Q1的集电极接功率地,其发射极接第一二极管D1的正极;第一二极管D1的负极接功率地;第一齐纳二极管Z1的P积、第一二极管D1的正极、第二二极管D2的负极、第一IGBT管Q1的发射极,第二IGBT管Q2的集电极、第一NMOS管MN1的源极和第二电阻R2及电容C的连接点为输出端。
地址 611731 四川省成都市高新区(西区)西源大道2006号