发明名称 |
具有延伸凹陷的间隔体和源极/漏极区域的晶体管架构及其制造方法 |
摘要 |
公开了用于形成具有延伸凹陷的间隔体和源极/漏极(S/D)区域的晶体管架构的技术。在一些实施例中,可(例如)在基于鳍状物的场效应晶体管(finFET)的鳍状物的顶部中形成凹部,以使得所述凹部允许在所述finFET中形成相邻于栅极叠置体的延伸凹陷的间隔体和S/D区域。在一些情况下,此配置在所述鳍状物的顶部中提供了较高的电阻路径,这可减小所述finFET中的栅致漏极泄漏(GIDL)。在一些实施例中,可提供对GIDL的起始的精确调整。一些实施例可提供结漏(L<sub>b</sub>)的减小和阈值电压(V<sub>T</sub>)的同时增加。在一些实施例中,所公开的技术可借助平面和非平面的基于鳍状物的架构来实施并且可用于标准金属氧化物半导体(MOS)和互补MOS(CMOS)工艺流程中。 |
申请公布号 |
CN105027291A |
申请公布日期 |
2015.11.04 |
申请号 |
CN201380074021.1 |
申请日期 |
2013.03.29 |
申请人 |
英特尔公司 |
发明人 |
W·M·哈菲兹;J·朴;J-Y·D·叶;C-H·简;C·蔡 |
分类号 |
H01L29/78(2006.01)I;H01L21/336(2006.01)I |
主分类号 |
H01L29/78(2006.01)I |
代理机构 |
永新专利商标代理有限公司 72002 |
代理人 |
王英;陈松涛 |
主权项 |
一种集成电路,包括:半导体衬底;栅极氧化物层,所述栅极氧化物层被设置在所述半导体衬底上方;栅极金属层,所述栅极金属层被设置在所述栅极氧化物层的一部分上方;第一凹部和第二凹部,所述第一凹部和所述第二凹部延伸穿过所述栅极氧化物层并进入到所述半导体衬底中,并且相邻于所述栅极氧化物层和所述栅极金属层的相对应的第一侧壁和第二侧壁;第一间隔体和第二间隔体,所述第一间隔体和所述第二间隔体被设置为沿着所述栅极氧化物层和所述栅极金属层的所述相对应的第一侧壁和第二侧壁,并且分别延伸到所述第一凹部和所述第二凹部中;以及源极/漏极(S/D)注入物,所述源极/漏极(S/D)注入物被分别设置在所述第一凹部和所述第二凹部内。 |
地址 |
美国加利福尼亚 |