一种用于短波定位的数据流处理电路

摘要

本实用新型公开了一种用于短波定位的数据流处理电路，该电路包括依次连接的射频单元、ADC采样单元、FPGA单元、CPU单元，所述射频单元的输入端与短波天线的输出端连接。本实用新型通过对信号的直接射频低通采样，可以简化射频前端模拟电路，降低成本；也可以将大部分信号的处理在数字域，降低模拟域影响，提高性能。

主权项

一种用于短波定位的数据流处理电路，其特征在于，该电路包括依次连接的射频单元(1)、ADC采样单元(2)、FPGA单元(3)、CPU单元(4)，所述射频单元(1)的输入端与短波天线的输出端连接；所述射频单元(1)包括带通滤波器(101)、LNA低噪放大器(102)、AGC自动增益放大器(103)、ADC匹配电路(104)；来自短波天线的射频信号接入到带通滤波器(101)，经过带通滤波后的信号接入到LNA带噪声(102)进行信号放大处理，所述AGC自动增益放大器(103)对来自LNA低噪放大器(102)的信号进行进一步的调整放大，然后输入给ADC匹配电路(104)进行阻抗转换以及抗混叠滤波后输出给ADC采样单元(2)；所述FPGA单元(3)包括DDR缓存单元(301)、FPGA数据处理单元(302)、以太网调试接口(303)，所述DDR缓存单元(301)与FPGA数据处理单元(302)连接，所述FPGA数据处理单元(302)与以太网调试接口(303)连接；所述以太网调试接口(303)与CPU单元(4)之间通过IFC总线接口单元(404)连接；所述CPU单元(4)包括CPU处理器单元(401)、PHY单元(402)、SATA硬盘单元(403)、IFC总线接口单元(404)、DDR缓存单元(405)、EPLD接口扩展单元(406)；所述CPU处理器单元(401)与FPGA单元(3)的以太网调试接口(303)连接，所述CPU处理器单元(401)分别与PHY单元(402)、SATA硬盘单元(403)、IFC总线接口单元(404)、DDR缓存单元(405)、EPLD接口扩展单元(406)连接。