| 摘要 |
<p>다이는, 제1 경계 및 상기 제1 경계에 대향하는 제2 경계를 포함하는 적어도 하나의 표준 셀을 포함한다. 제1 경계 및 제2 경계가 제1 방향에 대해서 평행하다. 적어도 하나의 표준 셀은 제1 방향에 대해서 평행한 제1 반도체 핀들을 포함하는 제1의 복수의 FinFET들을 더 포함한다. 다이는 제3 경계 및 상기 제3 경계에 대향하는 제4 경계를 가지는 적어도 하나의 메모리 매크로를 더 포함한다. 제3 경계 및 제4 경계는 제1 방향에 대해서 평행하다. 적어도 하나의 메모리 매크로는 제1 방향에 평행한 제2 반도체 핀들을 포함하는 제2의 복수의 FinFET들을 포함한다. 적어도 하나의 표준 셀 및 적어도 하나의 메모리 매크로 내의 모든 반도체 핀들은 제1 반도체 핀들 및 제2 반도체 핀들의 최소 피치의 정수배의 피치들을 가진다.</p> |
