| 发明名称 | 平面型半导体器件及其制造方法 | ||
| 摘要 | 本发明公开了一种平面型半导体器件，其包括：限定形成于半导体衬底上方的多个器件绝缘区域；形成于半导体衬底中的至少一个漂移区；形成于半导体衬底中的阱区；形成于半导体衬底上方和多个器件绝缘区域之间的栅极图案；在邻近栅极图案的侧部的半导体衬底中形成的一对源区和漏区；在阱区中形成的至少一个漂移区；在漂移区中形成的漏区；以及在源区、漏区上方以及部分在栅极图案上方形成的硅化物层。 | ||
| 申请公布号 | CN101162706A | 申请公布日期 | 2008.04.16 |
| 申请号 | CN200710163705.5 | 申请日期 | 2007.10.11 |
| 申请人 | 东部高科股份有限公司 | 发明人 | 崔容建 |
| 分类号 | H01L21/8234(2006.01);H01L21/8238(2006.01);H01L21/336(2006.01);H01L21/28(2006.01);H01L27/04(2006.01);H01L27/092(2006.01);H01L29/78(2006.01);H01L29/423(2006.01);H01L29/06(2006.01) | 主分类号 | H01L21/8234(2006.01) |
| 代理机构 | 北京律诚同业知识产权代理有限公司 | 代理人 | 徐金国;梁挥 |
| 主权项 | 1.一种方法，包含：在半导体衬底中形成阱区；在所述半导体衬底中形成多个器件绝缘区域；在所述半导体衬底中形成至少一个漂移区；通过顺序地形成并构图在所述半导体衬底上的栅氧化膜和多晶硅层而形成栅极图案；在所述栅极图案的两侧在所述半导体衬底中形成P+型第一源区、N+型第二源区和N+型漏区；在所述漂移区的暴露表面和在所述多晶硅层的最上表面的部分部分上方形成硅化物阻挡掩模；以及然后通过使用所述多晶硅阻挡掩模执行硅化工艺而形成硅化层。 | ||
| 地址 | 韩国首尔 | ||