一种双硅通孔在线自容错结构

摘要

本发明公开了一种双硅通孔在线自容错结构，包括泄漏电流关闭结构、短暂放电结构、TSV、或门、节点in和输出out；所述泄漏电流关闭结构依次包括有第一延迟缓冲器、第二延迟反相器、第一三态缓冲器、第二三态缓冲器、第一与非门和第二与非门；短暂放电结构依次包括有第一或非门、第二或非门、第一延迟反相器、第二延迟反相器、第一NMOS管和第二NMOS管；TSV依次包括有第一TSV和第二TSV。本发明可在无测试时间和电路端口开销且不影响电路正常工作的前提下，对TSV的泄漏故障和电阻开路故障进行在线容错，有效提高三维集成电路的良率和可靠性。

主权项

一种双硅通孔在线自容错结构，其特征在于，包括泄漏电流关闭结构、短暂放电结构、TSV、或门(15)、节点in和输出out；所述泄漏电流关闭结构依次包括有第一延迟缓冲器(1)、第二延迟反相器(2)、第一三态缓冲器(3)、第二三态缓冲器(4)、第一与非门(5)和第二与非门(6)；短暂放电结构依次包括有第一或非门(7)、第二或非门(8)、第一延迟反相器(9)、第二延迟反相器(10)、第一NMOS管(11)和第二NMOS管(12)；TSV依次包括有第一TSV(13)和第二TSV(14)；所述的节点in为第一延迟缓冲器(1)、第二延迟缓冲器(2)、第一三态缓冲器(3)、第二三态缓冲器(4)的输入端；第一延迟缓冲器(1)的输出端(n3)和第一与非门(5)输入端a相连，第一三态缓冲器(3)的输出端(n7)经过反相器和第一与非门(5)的输入端b相连，第一与非门(5)输出端(n5)和第一三态缓冲器(3)的控制端相连；第二延迟反相器(2)的输出端(n4)和第二与非门(6)的输入端a相连，第二三态缓冲器(4)的输出端(n8)经过反相器和第二与非门(6)的输入端b相连，第二与非门(6)的输出端(n6)和第二三态缓冲器(4)的控制端相连；第一TSV(13)的输入端(n7)和第一三态缓冲器(3)的输出端相连，第二TSV(14)的输入端(n8)和第二三态缓冲器(4)输出端相连；第一TSV(13)的输出端(n1)分别和第一或非门(7)的输入端a、第一延迟反相器(9)的输入端、第二NMOS管(12)的漏极、或门(15)的输入端a相连；第二TSV(14)的输出端(n2)分别和第二或非门(8)的输入端b、第二延迟反相器(10)的输入端、第一NMOS管(11)的漏极、或门(15)的输入端b相连；第一或非门(7)的输出(n12)和第一NMOS管(11)的栅极相连，第二或非门(8)的输出(n10)和第二NMOS管(12)的栅极相连；第一延迟反相器(9)输出端(n11)和第一或非门(7)的输入端b相连，第二延迟反相器(10)的输出端(n9)和第二或非门(8)的输入端a相连；第一NMOS管(11)和第二NMOS管(12)的源级接地；或门(15)输出端为本结构输出out。