发明名称 一种半导体器件的制造方法
摘要 本发明提供一种半导体器件的制造方法,涉及半导体技术领域。本发明的半导体器件的制造方法,通过在刻蚀形成用于容置浅沟槽隔离的步骤之后、形成浅沟槽隔离的步骤之前增加使用一张掩膜进行三次离子注入的步骤,可以省略现有技术中的形成DPW、N-Drift以及P-Drift的三道掩膜工艺,因而可以减少两道掩膜工艺,有利于简化半导体器件的制造工艺,降低制造成本。
申请公布号 CN104916575A 申请公布日期 2015.09.16
申请号 CN201410088290.X 申请日期 2014.03.11
申请人 中芯国际集成电路制造(上海)有限公司 发明人 王海强;蒲贤勇;程勇;陈宗高;陈轶群
分类号 H01L21/762(2006.01)I;H01L21/336(2006.01)I 主分类号 H01L21/762(2006.01)I
代理机构 北京市磐华律师事务所 11336 代理人 高伟;赵礼杰
主权项 一种半导体器件的制造方法,其特征在于,所述方法包括:步骤S101:提供半导体衬底,在所述半导体衬底上形成第一掩膜层并利用所述第一掩膜层对所述半导体衬底进行刻蚀,以在拟形成隔离LDNMOS的区域、拟形成非隔离LDNMOS的区域以及拟形成LDPMOS的区域分别形成用于容置浅沟槽隔离的沟槽;步骤S102:在所述半导体衬底上形成在拟形成隔离LDNMOS的区域、拟形成非隔离LDNMOS的区域以及拟形成LDPMOS的区域具有开口的第二掩膜层,通过所述第二掩膜层对所述半导体衬底依次进行三次离子注入,以在所述拟形成隔离LDNMOS的区域、拟形成非隔离LDNMOS的区域以及拟形成LDPMOS的区域均形成包括第一N型掺杂区、第二N型掺杂区和第一P型掺杂区的掺杂结构;步骤S103:在所述用于容置浅沟槽隔离的沟槽内形成浅沟槽隔离。
地址 201203 上海市浦东新区张江路18号
您可能感兴趣的专利