发明名称 デジタル位相検出器の低電力で小面積のデジタル積分器
摘要 例示的な実施形態では、位相同期ループ回路は基準信号およびソース信号を受信する第1回路を含むことができる。第1回路は基準信号とソース信号との位相差を示す補正信号を生成することができる。位相同期ループは補正信号を受信する第2回路を含むことができる。第2回路は補正信号の位相デジタル変換を示すデジタル信号を生成することができる。位相同期ループはデジタル信号を受信する第3回路を含むことができる。第3回路はデジタル信号の変換された電圧を示す制御信号を生成することができる。位相同期ループは制御信号を受信する第4回路を含むことができる。第4回路は制御信号に応答してソース信号を生成することができる。
申请公布号 JP2015523000(A) 申请公布日期 2015.08.06
申请号 JP20150514075 申请日期 2013.05.17
申请人 フィニサー コーポレイション 发明人 グエン、テリン;トロイヤー、スティーブン グレゴリー;ケース、ダニエル ケイ.
分类号 H03L7/093 主分类号 H03L7/093
代理机构 代理人
主权项
地址