| 发明名称 |
积体电路的形成方法;METHOD OF FORMING INTEGRATED CIRCUIT |
| 摘要 |
本发明揭露之方法包括形成隔离结构，其部份地埋置于基板中。部份隔离结构自基板的上表面凸起。部份地移除隔离结构，以形成改良的隔离结构。改良的隔离结构之上表面低于基板之上表面。形成闸极介电结构，闸极介电结构部份地位于基板上，且部份地位于改良的隔离结构之上表面上。 |
| 申请公布号 |
TW201528517 |
申请公布日期 |
2015.07.16 |
| 申请号 |
TW103124695 |
申请日期 |
2014.07.18 |
| 申请人 |
台湾积体电路制造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD. |
发明人 |
周建志 CHOU, CHIEN CHIH;郑光茗 THEI, KONG BENG |
| 分类号 |
H01L29/78(2006.01);H01L21/28(2006.01) |
主分类号 |
H01L29/78(2006.01) |
| 代理机构 |
|
代理人 |
洪澄文颜锦顺 |
| 主权项 |
|
| 地址 |
新竹市新竹科学工业园区力行六路8号 TW |
