一种抗噪声的延迟计数器

摘要

本实用新型涉及一种抗噪声的延迟计数器，包括δfb反馈延迟电路、采样电路、数字滤波器、输入计数器、输出计数器和FIFO。本实用新型解决了现有的存储器延迟计数器存在输出指针到输入指针的位置发生错误，读指令的数据在错误的周期输出的技术问题，本实用新型通过增加数字滤波器，保证hold信号出现的位置不会发生改变，从而保证hold信号周期性的出现随着电压/温度/工艺的变化输出指针到输入指针的相位关系不会错误。实现方式简单。

主权项

一种抗噪声的延迟计数器，其特征在于：包括δfb反馈延迟电路：用于对延迟时钟clk_dll进行处理产生hold信号：采样电路：用于对hold信号进行采样，输出当前hold置位的输入指针和上N次hold置位输入指针值；数字滤波器：接收采样电路输出的当前hold置位的输入指针和上N次hold置位输入指针值，并进行比较输出允许hold置位输入指针：输入计数器：用于对允许hold置位输入指针进行计数，输出输入指针；输出计数器：用于对延迟时钟clk_dll进行计数输出输出指针，输出输入指针；FIFO：用于接收输入指针、输出指针以及读指针输出延迟计数后的读指令。