发明名称 |
一种双栅功率MOSFET器件 |
摘要 |
一种双栅功率MOSFET器件,属于半导体功率器件技术领域。本发明在普通双栅LDMOS器件的基础上,通过将与漏极金属相连的漏极接触区向有源层下方延伸,形成纵向漏极接触区(12a),并在有源层和衬底之间引入一层与纵向漏极接触区(12a)下端相连的重掺杂埋层—即横向漏极接触区(12b),缩短了电流导通路径,同时采用双栅结构形成双电流通道,提高电流流通面积,大大降低导通电阻和功耗;对于相同的器件横向尺寸,器件耐压仅略微下降。 |
申请公布号 |
CN102738240B |
申请公布日期 |
2015.05.27 |
申请号 |
CN201210179867.9 |
申请日期 |
2012.06.04 |
申请人 |
电子科技大学 |
发明人 |
罗小蓉;周坤;姚国亮;蒋永恒;王沛;王琦;罗尹春;蔡金勇;范叶;范远航;王骁玮 |
分类号 |
H01L29/78(2006.01)I;H01L29/423(2006.01)I |
主分类号 |
H01L29/78(2006.01)I |
代理机构 |
电子科技大学专利中心 51203 |
代理人 |
葛启函 |
主权项 |
一种双栅功率MOSFET器件,包括第一导电类型半导体衬底(1)、第二导电类型半导体有源层(3)、平面栅结构(7)、沟槽栅结构(8)、源极结构和漏极结构,其中第二导电类型半导体有源层(3)的顶部具有第一导电类型半导体体区(9);所述源极结构包括源极金属、第二导电类型的重掺杂半导体源极接触区(11)和第一导电类型的重掺杂半导体体接触区(10),其中第二导电类型的重掺杂半导体源极接触区(11)包括第二导电类型的第一重掺杂半导体源极接触区(11a)和第二导电类型的第二重掺杂半导体源极接触区(11b),第二导电类型的第一重掺杂半导体源极接触区(11a)和第二导电类型的第二重掺杂半导体源极接触区(11b)分别位于第一导电类型的重掺杂半导体体接触区(10)的左右两侧;第二导电类型的第一重掺杂半导体源极接触区(11a)、第一导电类型的重掺杂半导体体接触区(10)和第二导电类型的第二重掺杂半导体源极接触区(11b)三者并排位于第一导电类型半导体体区(9)中并与源极金属下表面相连;所述平面栅结构(7)和沟槽栅结构(8)位于所述源极结构的两侧,其中平面栅结构(7)位于所述源极结构和漏极结构之间;所述平面栅结构(7)位于第一导电类型半导体体区(9)上方,由平面栅介质及其上面的导电材料构成;所述沟槽栅结构(8)与第二导电类型的第一重掺杂半导体源极接触区(11a)和第一导电类型的重掺杂半导体体接触区(10)接触并纵向伸入第二导电类型半导体有源层(3)中,由沟槽栅介质(4)和沟槽栅介质(4)所包围的导电材料(13)构成;所述沟槽栅结构和平面栅结构采用金属导线实现等电位连接;所述漏极结构包括漏极金属和第二导电类型的重掺杂半导体漏极接触区(12),所述第二导电类型的重掺杂半导体漏极接触区(12)由彼此相连的纵向第二导电类型的重掺杂半导体漏极接触区(12a)和横向第二导电类型的重掺杂半导体漏极接触区(12b)构成;所述纵向第二导电类型的重掺杂半导体漏极接触区(12a)位于第二导电类型半导体有源层(3)中,其顶端与漏极金属相连、其底端与横向第二导电类型的重掺杂半导体漏极接触区(12b)相连;所述横向第二导电类型的重掺杂半导体漏极接触区(12b)位于第一导电类型半导体衬底(1)和第二导电类型半导体有源层(3)之间,形成第二导电类型的重掺杂半导体埋层。 |
地址 |
611731 四川省成都市高新区(西区)西源大道2006号 |