| 摘要 |
<p>Speicheranordnung, umfassend:–einen Halbleiterkörper (32),–einen ersten Speichertransistor (11) zum nicht-flüchtigen Speichern eines ersten Bits derart, dass der erste Speichertransistor (11) von einer ersten Wanne (33) umfasst ist, die der Halbleiterkörper (32) umfasst, und ein Substratanschluss (15) des ersten Speichertransistors (11) an einen ersten Wannenanschluss (34) angeschlossen ist, dem eine Wannenspannung (WE1) zugeführt ist,–einen zweiten Speichertransistor (17) zum nicht-flüchtigen Speichern des ersten Bits in invertierter Form derart, dass der zweite Speichertransistor (17) von der ersten Wanne (33) oder einer zweiten Wanne (90) umfasst ist, die der Halbleiterkörper (32) umfasst, und ein Substratanschluss (21) des zweiten Speichertransistors (17) an den ersten Wannenanschluss (34) beziehungsweise an einen zweiten Wannenanschluss (91) angeschlossen ist, dem eine zweite Wannenspannung (WEA1) zugeführt ist,–eine Wortleitung (29), die mit einem Steueranschluss (12) des ersten Speichertransistors (11) und mit einem Steueranschluss (18) des zweiten Speichertransistors (17) verbunden ist, und–einen Leseverstärker (23) mit–einem ersten Eingang (24), der mit dem ersten Speichertransistor (11) zur Zuführung eines ersten Bitleitungssignals (BL1) gekoppelt ist,–einem zweiten Eingang (25), der mit dem zweiten Speichertransistor (17) zur Zuführung eines zweiten Bitleitungssignals (BL2) gekoppelt ist, und–einem Ausgang (26) zum Bereitstellen eines Ausgangssignals (SOUT) in Abhängigkeit des ersten Bitleitungssignals (BL1) und des zweiten Bitleitungssignals (BL2).</p> |
