一种用于高速数据采集系统的综合误差校正方法

摘要

本发明公开了一种用于高速数据采集系统的综合误差校正方法，该方法通过FPGA芯片、DSP芯片和DAC芯片的硬件支持来完成三种通道失配误差估计的处理。首先，在数据采集系统中产生用于自标定的测试信号，对各个ADC通道进行误差估计；得到时间误差估计值后，若时间误差较大，则直接通过FPGA控制时钟管理芯片精确调节各通道ADC芯片的采样时钟的相位差进行校正，若时间误差小于时钟管理芯片的调节精度，使用DSP上的高速误差校正算法处理；软硬一体化的自适应误差校正技术提高了误差校正的精度和可靠性。

主权项

一种用于高速数据采集系统的综合误差校正方法，支持该方法的硬件由FPGA芯片(1)、DSP芯片(2)和DAC芯片(3)组成；其特征在于：适用于高速数据采集系统的综合误差校正的三种通道失配误差估计过程如下；当高速数据采集系统启动后，系统会产生自测试信号D2，高速数据采集系统接收到自测试信号D2后，经DAC芯片(3)转换获得不同通道的采样序列；假设有M路采样通道，以第i通道为基准来估算三种通道失配误差。M＝1，2，3，…，i，…，i代表M路通道中的任意一通道。对不同通道采样序列分别进行傅里叶变换，得到各自的幅度谱；对不同通道采样谱的幅度比就是不同通道间的增益误差比，以第i通道为基准，则可获得其他各通道的增益误差；由于输入的自测试信号D2的周期幅值之和是零，所以可对不同通道的采样序列进行幅值求和，而后再求各自的平均值，就可获得各自通道的偏置误差值；对时基误差的估算时，首先以第i通道为基准，计算其采样序列中前后采样点的偏差，再求不同通道与第i通道对应采样点的偏差，从而获取偏差函数，对其进行最小均方差迭代，利用最速下降法加速迭代过程，从而获得不同通道相对第i通道的时基误差；至此完成了对三种通道失配误差的估算，将其记录在DSP芯片(2)中，用于后续采样数据的补偿校正。