高压器件HCI测试电路

摘要

本发明公开了一种高压器件HCI测试电路，包含一待测高压器件以及一与之串联的保护管，在进行高压测试时，过高的电压使待测高压器件的寄生三极管被触发击穿电阻急剧下降时，电压会转移到与之串联的保护管上，限制大电流产生，因此不会烧毁待测高压器件，也不会造成针卡的损坏，从而得到真实有效的测试结果。

主权项

一种高压器件HCI测试电路，其特征在于：包含一电源、一待测高压器件、一保护管以及一电压表；所述待测高压器件的漏极接保护管的源极，保护管的漏极接电源正极，待测高压器件的源极接电源负极；待测高压器件的栅极及保护管的栅极各自接测试电压；所述电压表跨接在待测高压器件的源漏两端，与待测高压器件形成并联。