发明名称 メモリ制御装置および制御方法
摘要 <p>メモリコントローラ(10)は、リード要求を受信するとともに、DIMM(3、3a)に記憶されたデータにエラーが生じているか否かを判別するため、パトロール要求を所定の時間毎に発行する。また、メモリコントローラ(10)は、次回発行するパトロール要求の対象となるパトロールアドレスを生成する。また、メモリコントローラ(10)は、リード要求を受信した場合には、受信したリード要求の対象となるリードアドレスと生成したパトロールアドレスとを比較する。そして、メモリコントローラ(10)は、リードアドレスとパトロールアドレスとが一致した場合には、次回のパトロール要求の発行をキャンセルする。</p>
申请公布号 JPWO2012172645(A1) 申请公布日期 2015.02.23
申请号 JP20130520356 申请日期 2011.06.14
申请人 发明人
分类号 G06F12/16 主分类号 G06F12/16
代理机构 代理人
主权项
地址