| 主权项 |
一种防误触发型电源钳位ESD保护电路，其特征在于，包括ESD冲击探测部件、泄放晶体管、泄放晶体管开启通路以及泄放晶体管关断通路；所述ESD冲击探测部件包括NMOS晶体管Mcn1、Mcn2，电容C1，电阻R1；所述泄放晶体管为NMOS晶体管Mbig；所述泄放晶体管开启通路包括PMOS晶体管Mp2‑1、Mp2‑2、Mp3以及NMOS晶体管Mn2；所述泄放晶体管关断通路包括PMOS晶体管Mp4、Mp5、Mp6，NMOS晶体管Man1、Man2、Mbn1、Mbn2、Mn3、Mn4‑1、Mn4‑2，电容C2和C3；在所述ESD冲击探测部件中，所述NMOS晶体管Mcn1的栅极与所述电容C1的下极板相连，所述电容C1的上极板与防误触发型电源钳位ESD保护电路的电源VDD相连，所述NMOS晶体管Mcn1的源极与所述电阻R1的A端相连，所述电阻R1的B端接地，所述NMOS晶体管Mcn1的漏极与所述电容C1的下极板相连，所述NMOS晶体管Mcn2的栅极与所述电容C1的下极板相连，所述NMOS晶体管Mcn2的源极与所述电阻R1的A端相连，所述NMOS晶体管Mcn2的漏极与所述防误触发型电源钳位ESD保护电路的电源VDD相连；所述NMOS晶体管Mbig的源极接地，所述NMOS晶体管Mbig的漏极与所述防误触发型电源钳位ESD保护电路的电源VDD相连；在所述泄放晶体管开启通路中，所述PMOS晶体管Mp2‑1的栅极与所述电阻R1的A端相连，所述PMOS晶体管Mp2‑1的源极与所述PMOS晶体管Mp2‑2的栅极相连，所述PMOS晶体管Mp2‑2的源极与所述防误触发型电源钳位ESD保护电路的电源VDD相连，所述PMOS晶体管Mp2‑2的漏极与所述PMOS晶体管Mp2‑1的源极相连，所述PMOS晶体管Mp2‑1的漏极与所述PMOS晶体管Mp3的栅极相连，所述PMOS晶体管Mp3的源极与所述防误触发型电源钳位ESD保护电路的电源VDD相连，所述PMOS晶体管Mp3的漏极与所述泄放晶体管Mbig的栅极相连，所述NMOS晶体管Mn2的栅极与所述电阻R1的A端相连，所述NMOS晶体管Mn2的源极接地，所述NMOS晶体管Mn2的漏极与所述PMOS晶体管Mp3的栅极相连；在所述泄放晶体管关断通路中，所述PMOS晶体管Mp4的栅极与所述PMOS晶体管Mp5的漏极相连，所述PMOS晶体管Mp5的栅极与所述电阻R1的A端相连，所述PMOS晶体管Mp5的源极与所述防误触发型电源钳位ESD保护电路的电源VDD相连，所述PMOS晶体管Mp4的源极与所述防误触发型电源钳位ESD保护电路的电源VDD相连，所述PMOS晶体管Mp4的漏极与所述PMOS晶体管Mp6的栅极相连，所述PMOS晶体管Mp6的源极与所述防误触发型电源钳位ESD保护电路的电源VDD相连，所述PMOS晶体管Mp6的漏极与所述NMOS晶体管Mn3的栅极相连，所述NMOS晶体管Mn3的源极接地，所述NMOS晶体管Mn3的漏极与所述泄放晶体管Mbig的栅极相连，所述NMOS晶体管Man1的栅极与所述电容C2的下极板相连，所述电容C2的上极板与所述PMOS晶体管Mp5的漏极相连，所述NMOS晶体管Man1的源极接地，所述NMOS晶体管Man1的漏极与所述电容C2的下极板相连，所述NMOS晶体管Man2的栅极与所述电容C2的下极板相连，所述NMOS晶体管Man2的源极接地，所述NMOS晶体管Man2的漏极与所述电容C2的上极板相连，所述NMOS晶体管Mbn1的栅极与所述电容C3的下极板相连，所述电容C3的上极板与所述PMOS晶体管Mp6的漏极相连，所述NMOS晶体管Mbn1的源极接地，所述NMOS晶体管Mbn1的漏极与所述电容C3的下极板相连，所述NMOS晶体管Mbn2的栅极与所述电容C3的下极板相连，所述NMOS晶体管Mbn2的源极接地，所述NMOS晶体管Mbn2的漏极与所述电容C3的上极板相连，所述NMOS晶体管Mn4‑1的栅极与所述电容C2的上极板相连，所述NMOS晶体管Mn4‑1的源极与所述NMOS晶体管Mn4‑2的栅极相连，所述NMOS晶体管Mn4‑2的源极接地，所述NMOS晶体管Mn4‑2的漏极与所述NMOS晶体管Mn4‑1的源极相连，所述NMOS晶体管Mn4‑1的漏极与所述PMOS晶体管Mp6的栅极相连。 |
