| 摘要 |
<p>본 발명은 적층 세라믹 전자부품 및 이의 제조방법에 관한 것으로, 유전체층을 포함하는 세라믹 본체; 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극; 및 상기 제1 내부전극과 전기적으로 연결된 제1 외부전극 및 상기 제2 내부 전극과 전기적으로 연결된 제2 외부전극;을 포함하며, 상기 제1 및 제2 외부전극은 도전성 금속 및 글라스를 포함하며, 상기 제1 및 제2 외부전극 중 적어도 하나를 두께 방향으로 3등분할 때, 중앙부 영역의 면적 대비 상기 글라스가 차지하는 면적이 35 내지 80%인 적층 세라믹 전자부품 및 이의 제조방법을 제공한다. 본 발명에 따르면 칩의 밀폐성을 향상시킴으로써 신뢰성이 개선된 적층 세라믹 전자부품의 구현이 가능하다.</p> |
