电介质隔离型半导体装置的制造方法

摘要

本发明涉及能够使耐压提高且防止半导体衬底翘曲的电介质隔离型半导体装置的制造方法。在p型硅衬底(10)的主面的区域(42)形成多个沟槽(44)。对p型硅衬底(10)的表面进行氧化，在p型硅衬底(10)的主面形成电介质层(12)，在区域(42)形成厚膜电介质层(38)。在p型硅衬底(10)隔着电介质层(12)贴合n^-型半导体层(14)。在厚膜电介质层(38)的上方对n^-型半导体层(14)的一部分形成n⁺型半导体区域(18)。以从n⁺型半导体区域(18)离开并包围n⁺型半导体区域(18)的方式在n^-型半导体层(14)的一部分形成p⁺型半导体区域(20)。形成连接于n⁺型半导体区域(18)的主电极(26)。形成连接于p⁺型半导体区域(20)的主电极(28)。在p型硅衬底(10)的背面形成背面电极(32)。

主权项

一种电介质隔离型半导体装置的制造方法，其特征在于，具备：在半导体衬底的主面的第1区域形成多个沟槽的工序；对所述半导体衬底的表面进行氧化，在所述半导体衬底的所述主面形成第1电介质层，在所述第1区域形成第1厚膜电介质层的工序；在所述半导体衬底隔着所述第1电介质层贴合第1导电型的半导体层的工序；在所述第1厚膜电介质层的上方，对所述半导体层的一部分注入杂质，形成第1半导体区域的工序；以从所述第1半导体区域离开并包围所述第1半导体区域的方式，对所述半导体层的一部分注入与所述第1导电型相反的第2导电型的杂质，形成第2半导体区域的工序；形成连接于所述第1半导体区域的第1主电极的工序；形成连接于所述第2半导体区域的第2主电极的工序；在所述半导体衬底的背面形成背面电极的工序；在所述半导体层的主面的第2区域形成多个沟槽的工序；以及对所述半导体层的表面进行氧化，在所述半导体层的所述主面形成第2电介质层，在所述第2区域形成第2厚膜电介质层的工序，在对所述半导体衬底贴合所述半导体层时，以所述第1厚膜电介质层和所述第2厚膜电介质层相向的方式进行对准调整，使所述第1电介质层和所述第2电介质层密接。