发明名称 |
应力隔离沟槽半导体器件的形成方法 |
摘要 |
一种应力隔离沟槽半导体器件的形成方法,包括:提供硅基底;在所述硅基底上形成至少两条相平行的第一沟槽,在所述第一沟槽中形成第一介质层,所述第一介质层为张应力介质层;在所述硅基底上形成至少两条相平行的第二沟槽,所述第二沟槽的延伸方向与所述第一沟槽的延伸方向垂直,在所述第二沟槽中形成第二介质层;在形成所述第一沟槽之后,在相邻的第一沟槽之间的硅基底中形成栅堆叠,所述栅堆叠下方的沟道长度的方向平行于所述第一沟槽的延伸方向,其中,所述硅基底的晶面指数为{100},所述第一沟槽的延伸方向沿晶向<110>。本发明在MOS晶体管的沟道宽度方向提供张应力,从而改善了PMOS晶体管和/或NMOS晶体管的性能。 |
申请公布号 |
CN102456577B |
申请公布日期 |
2014.10.01 |
申请号 |
CN201010527260.6 |
申请日期 |
2010.10.29 |
申请人 |
中国科学院微电子研究所 |
发明人 |
尹海洲;骆志炯;朱慧珑 |
分类号 |
H01L21/336(2006.01)I;H01L21/762(2006.01)I;H01L29/78(2006.01)I;H01L29/06(2006.01)I |
主分类号 |
H01L21/336(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
骆苏华 |
主权项 |
一种应力隔离沟槽半导体器件的形成方法,其特征在于,包括:提供硅基底;在所述硅基底上形成至少两条相平行的第一沟槽,在所述第一沟槽中形成第一介质层,所述第一介质层为张应力介质层;所述张应力介质层的张应力为至少1GPa;在所述硅基底上形成至少两条相平行的第二沟槽,所述第二沟槽的延伸方向与所述第一沟槽的延伸方向垂直,在所述第二沟槽中形成第二介质层;所述第二介质层为低应力介质层;在形成所述第一沟槽之后,在相邻的第一沟槽之间的硅基底中形成栅堆叠,所述栅堆叠下方的沟道长度的方向平行于所述第一沟槽的延伸方向,其中,所述硅基底的晶面指数为{100},所述第一沟槽的延伸方向沿晶向<110>。 |
地址 |
100029 北京市朝阳区北土城西路3号 |