一种闪存芯片漏电失效分析的方法

摘要

本申请一种闪存芯片位线间漏电失效分析的方法，涉及芯片失效分析领域，通过采用非破坏性分析工艺，将FIB切分工艺和奈米级探针量测工艺相结合，在完全不破坏前端工艺所有材料的状况下，直接定位出失效的栓塞处，且其可检测位于栓塞不同位置的桥连(如位于栓塞顶部、中间或其他任何位置处的桥连)，并能够获得较好的TEM样品，以便于后续TEM的精准观测，即在有效提高失效分析的可靠性的同时，还能大大降低失效分析所花费的时间及工艺成本等。

主权项

一种闪存芯片漏电失效分析的方法，其特征在于，所述方法包括：步骤S1：提供一设置有金属层和若干存储单元的待分析样品，且所述若干存储单元的漏极均分别通过栓塞与所述金属层连接；步骤S2：研磨所述待分析样品至所述金属层的上表面；步骤S3：进行切分工艺，以获取至少两个切分待分析样品；步骤S4：对每个所述切分待分析样品进行量测工艺，以获取存在桥连的切分待分析样品；步骤S5：判断所述存在桥连的切分待分析样品中是否仅包括一个测试单元，若所述存在桥连的切分待分析样品中包括两个或两个以上的所述测试单元，则继续进行步骤S3；步骤S6：将所述存在桥连的切分待分析样品切成TEM样品，继续进行失效观察分析工艺；其中，所述每个测试单元均包括至少两个相邻的存储单元，且该测试单元中所有的存储单元共同构成所述量测工艺的最小量测单元。