一种FPGA+DSP结构上基于SRIO总线传输视频数据的实现方法

摘要

本发明公开了一种FPGA+DSP结构上基于SRIO总线传输视频数据的实现方法，该方法中FPGA主要负责视频数据传输和视频接口扩展，视频数据通过FPGA的SRIO总线传输至DSP芯片。该方法设计思想主要包括在传输时仅使用SWRITE、NREAD和DOORBELL三种SRIO事务，采用多个缓冲队列重新组织视频数据，规定视频数据在缓冲队列、传输过程和处理过程中的数据单元和以FPGA作为SRIO传输的控制核心。本发明提出的SRIO传输方法能够减少FPGA逻辑资源和存储资源的消耗，降低SRIO传输程序复杂度，发挥FPGA并行控制优势，减少DSP在视频传输过程的时间开销，从而在占用较少FPGA资源情况下完成高速视频传输。

主权项

一种FPGA+DSP结构上基于SRIO总线传输视频数据的实现方法，实现FPGA与DSP间视频数据传输，FPGA负责视频数据传输控制和视频接口扩展，DSP负责视频处理，其特征在于包括如下的步骤：步骤(1)、FPGA采集打包格式的视频数据按照视频分量种类Y、Cb、Cr写入各自视频缓冲队列，并将缓冲队列中的视频分量按照平面格式组成视频行写入SRIO发送缓冲队列；步骤(2)、FPGA采用流写SWRITE事务将视频数据写入DSP外部存储器中的视频缓冲区，一帧视频数据写入完成后FPGA采用门铃DOORBELL事务通知DSP，DSP进入中断处理该帧视频数据；步骤(3)、一帧视频数据处理结束后，DSP采用DOORBELL事务通知FPGA，FPGA采用读操作NREAD事务读取DSP视频缓冲区中的视频数据；步骤(4)、FPGA读取的视频数据按照平面格式组成视频行写入SRIO接收缓冲队列，SRIO接收缓冲队列中视频数据按照视频分量种类写入各自视频缓冲队列，等待输出。