抑制辐射引起的背栅泄漏电流的SOI器件及其制备方法

摘要

本发明公开了一种抑制辐射引起的背栅泄漏电流的SOI器件及其制备方法。本发明的SOI器件包括半导体衬底、埋氧层、半导体体区、栅区、源区和漏区、栅侧墙以及LDD区，其中在半导体体区引入两个防止泄漏通道产生的隔离保护层，该隔离保护层位于半导体体区中埋氧层的正上方，分别紧临源区和漏区。本发明中的隔离保护层的禁带宽度远远大于硅材料的禁带宽度，所以反型电子在源区和漏区间移动需要克服较大的势垒高度，背栅反型的导电通道很难形成，抑制了辐射时背栅泄漏电流的产生。本发明基于SOI器件的常规工艺，制作方法简单，不需要引入额外的光刻版，且由于隔离保护层并未延展至整个背栅沟道，减小了对前栅阈值电压的影响。

主权项

一种抑制辐射引起的背栅泄漏电流的SOI器件，所述SOI器件包括半导体衬底(1)、埋氧层(2)、半导体体区(3)、栅区(5)、源区和漏区(7)、栅侧墙(8)以及LDD区(9)，其特征在于，在所述半导体体区(3)引入两个防止泄漏通道的隔离保护层(4)，所述隔离保护层(4)位于半导体体区(3)中埋氧层(2)的正上方，分别紧临源区和漏区(7)；所述隔离保护层的高度，大于SOI器件的半导体体区全反型时的耗尽区宽度。