发明名称 |
用于高、低压器件的多晶硅栅电极集成工艺 |
摘要 |
本发明用于高、低压器件的多晶硅栅电极集成工艺解决了现有技术中一方面需要确保器件的运行速度而不断减少多晶硅的厚度,另一方面由于驱动能力、耐压能力等的要求需要大能量、大剂量的注入的问题,公开了一种通过硬掩膜对高、低压器件进行区分,依靠硬掩膜的抗注入能力,实现高压区域的大能量、剂量注入并防止掺杂离子穿透多晶硅栅电极。 |
申请公布号 |
CN102543705B |
申请公布日期 |
2014.05.28 |
申请号 |
CN201110194223.2 |
申请日期 |
2011.07.12 |
申请人 |
上海华力微电子有限公司 |
发明人 |
朱骏;张旭昇 |
分类号 |
H01L21/28(2006.01)I;H01L21/768(2006.01)I |
主分类号 |
H01L21/28(2006.01)I |
代理机构 |
上海新天专利代理有限公司 31213 |
代理人 |
王敏杰 |
主权项 |
一种用于高、低压器件的多晶硅栅电极集成工艺,其特征在于,包括以下步骤:步骤a:在一硅片衬底上形成一栅氧化层,并在衬底及栅氧化层内形成一器件绝缘区域将衬底及栅氧化层分割成低压器件区域和高压器件区域;步骤b:在栅氧化层上依次淀积一多晶硅层和一硬掩模层;步骤c:刻蚀去除部分硬掩模层,保留在高压器件区域上方的部分硬掩模层作为高压器件的多晶硅栅硬掩模层;步骤d:刻蚀去除部分多晶硅层,保留多晶硅栅硬掩模层下方的多晶硅层,以在高压器件区域形成高压器件多晶硅栅,且保留低压器件区域的部分多晶硅栅以形成低压器件多晶硅栅;步骤e:在高压器件多晶硅栅和低压器件多晶硅栅的侧面均形成器件侧墙;步骤f:在衬底上由下到上依次淀积一层接触孔刻蚀阻挡层和一接触孔绝缘栅氧化层薄膜,将衬底及衬底上的高压器件多晶硅栅和低压器件多晶硅栅覆盖;步骤g:刻蚀接触孔绝缘栅氧化层薄膜以及接触孔刻蚀阻挡层形成多个接触孔。 |
地址 |
201210 上海市浦东新区张江高科技园区高斯路568号 |