一种基于FPGA的同步采样时钟闭环校正方法和系统

摘要

本发明公开了一种基于FPGA的同步采样时钟闭环校正方法和系统。该方法首先采用了对PPS脉冲信号脉冲持续时间与相邻脉冲触发周期分别进行判断，来检测其脉冲信号的正确性；然后实时接收并检测PPS判断模块发送的动作信号，以作出相应的反应；接着通过误差校正模块对本地晶振时钟的频率进行校正并根据动作信号的状态对同步重采信号的相位误差进行测量和校正；最后通过倍频计算模块生成同步重采信号，同时将输出信号反馈给误差校正模块形成了一个闭环系统，并根据校正信息校正信息对输出自动进行调整。该方法解决了在研究基于GPS采样数据同步的基础上，合并单元同步采样时钟对晶振依赖性强，以致在晶振老化、频率准确度降低的情况下，输出误差较大的问题。

主权项

一种基于FPGA的同步采样时钟闭环校正方法，其特征在于：包括如下步骤：1）PPS判断步骤，对PPS脉冲信号脉冲持续时间与相邻脉冲触发周期分别进行判断，来检测其脉冲信号的正确性；2）错误处理步骤，实时接收并检测PPS判断模块发送的动作信号，以作出相应的反应；3）误差校正步骤，对本地晶振时钟的频率进行校正并根据动作信号的状态对同步重采信号的频率误差和相位误差进行测量和校正；4）倍频计算步骤，生成80点/周波的同步重采信号，同时将输出信号反馈到误差校正步骤形成闭环，根据误差校正步骤中的频率误差和相位误差对输出自动进行调整。