半导体器件的数据输出电路

摘要

本发明公开了一种半导体器件的数据输出电路，所述半导体器件的数据输出电路包括：模式数据发生单元，所述模式数据发生单元被配置成响应于存储体选择信号而产生模式数据；可变延迟单元，所述可变延迟单元被配置成将响应于存储体选择信号产生的源信号延迟与延迟控制信号相对应的延迟时间；模式控制信号发生单元，所述模式控制信号发生单元被配置成响应于可变延迟单元的输出信号而产生模式控制信号；以及延迟时间控制模块，所述延迟时间控制模块被配置成响应于模式控制信号和模式数据的相位而产生延迟控制信号。

主权项

一种半导体器件的数据输出电路，包括：模式数据发生单元，所述模式数据发生单元被配置成响应于存储体选择信号而产生模式数据；可变延迟单元，所述可变延迟单元被配置成将响应于所述存储体选择信号而产生的源信号延迟与延迟控制信号相对应的延迟时间；模式控制信号发生单元，所述模式控制信号发生单元被配置成响应于所述可变延迟单元的输出信号而产生模式控制信号；以及延迟时间控制模块，所述延迟时间控制模块被配置成响应于所述模式控制信号和所述模式数据的相位而产生所述延迟控制信号。