发明名称 Digital gesteuerte Verzögerungsleitungen mit fein- und grobgranularen Verzögerungselementen sowie Verfahren und Systeme zur Anpassung in feingranularen Inkrementen
摘要 Digital steuerbare Verzögerungsleitungen umfassend fein- und grobgranulare Verzögerungselemente sowie Verfahren und System zum Kalibrieren von Verzögerungsleitungen in feingranularen Inkrementen. Die Kalibrierung kann das Kalibrieren einer Anzahl an feingranularen Elementen, für die eine kombinierte Verzögerung im Wesentlichen gleich einer Verzögerung des grobgranularen Elements ist, und das Kalibrieren einer Anzahl von fein- und grobgranularen Elemente, für die eine kombinierte Verzögerung einer Periode eines Referenztaktsignals entspricht, umfassen. Eine digital gesteuerte Verzögerungsleitung kann als Teil einer digitalen Verzögerungsschleife (Delay Locked Loop, DLL) implementiert werden, und Kalibrierungsparameter können für eine Slave-DLL bereitgestellt werden, die eine ähnlich implementierte Verzögerungsleitung hat. Eine digital steuerbare DLL kann relativ niedrige Energie und Hochauflösung in einer Bandbreite von Prozess-, Spannungs- und Temperaturvariationen liefern und in relativen Hochgeschwindigkeitsanwendungen implementiert werden, die zuvor für analoge DLLs reserviert waren.
申请公布号 DE112012001545(T5) 申请公布日期 2014.01.23
申请号 DE20121101545T 申请日期 2012.03.26
申请人 INTEL CORPORATION 发明人 YU, WING K.
分类号 H03K5/13;G11C8/00;H03L7/081 主分类号 H03K5/13
代理机构 代理人
主权项
地址
您可能感兴趣的专利