一种联合数字下变频和频偏校正电路的实现方法

摘要

本发明提供一种联合数字下变频和频偏校正电路，由希尔伯特变换模块、频率累加模块、D触发器、Sin&Cos查表模块以及频率搬移模块构成。本发明中还涉及一种联合数字下变频和频偏校正的电路的实现方法，包含以下步骤：(1)接收信号进入解调器的DDC和FOC联合校正模块后，数字中频信号进入希尔伯特变换模块，将一路实数信号变为两路的IQ复数信号；(2)频偏估计模块反馈回的频偏估计结果进入频率累加模块，和预设的中频频率进行频偏累加，累加后得到的频率之和进入Sin&Cos查表模块；(3)使用输入的频率和进行运算得到查表的地址，以此地址进行查表分别得到当前频率和对应的Sin和Cos结果；(4)IQ两路信号和Sin&Cos查表模块输出的Sin&Cos结果都进入频率搬移模块，IQ复数信号和Sin&Cos结果进行复数相乘，最终得到数字下变频和频偏校正处理之后的信号。通过本发明能解决通信过程中解调器中数字下变频和频偏校正处理时，多次频率搬移而引起的资源使用较高的问题，同时减少在其运算过程中的资源浪费。

主权项

一种联合数字下变频和频偏校正电路的实现方法，其特征在于，包含以下实现步骤：(1)接收信号进入解调器的DDC(数字下变频)和FOC(频偏校正)联合校正模块后，数字中频信号进入希尔伯特变换模块，将一路实数信号变为两路的IQ复数信号；(2)快速傅立叶变换FFT之后的频偏估计模块反馈回来的频偏估计结果进入频率累加模块，和预设的中频频率进行频偏累加，累加后得到的频率之和进入Sin&Cos查表模块；(3)使用输入的频率和进行运算得到查表的地址，以此地址进行查表分别得到当前频率和对应的Sin和Cos结果；(4)希尔伯特变换模块输出的IQ两路信号和Sin&Cos查表模块输出的Sin&Cos结果都进入频率搬移模块，IQ复数信号和Sin&Cos结果进行复数相乘，最终得到数字下变频和频偏校正处理之后的信号。