发明名称 半导体器件及其制造方法
摘要 本发明公开了一种半导体器件及其制造方法,该半导体器件制造方法包括:在半导体衬底内形成具有第一导电类型的沟道掺杂层,所述沟道掺杂层形成在除了用于形成低浓度漏极区域的掺杂杂质所被引入的漏极杂质区域以外的区域,所述沟道掺杂层与所述漏极杂质区域分开;在所述半导体衬底上经由栅绝缘膜形成栅极;以栅极为掩模,通过向所述半导体衬底内引入第二导电掺杂杂质,在所述半导体衬底内栅极的第一侧形成低浓度源极区域,在所述半导体衬底内栅极的第二侧的漏极杂质区域中形成低浓度漏极区域。
申请公布号 CN102201370B 申请公布日期 2013.11.13
申请号 CN201110074658.3 申请日期 2011.03.23
申请人 富士通半导体股份有限公司 发明人 岛昌司
分类号 H01L21/8238(2006.01)I;H01L27/092(2006.01)I 主分类号 H01L21/8238(2006.01)I
代理机构 隆天国际知识产权代理有限公司 72003 代理人 郑小军;陈昌柏
主权项 一种半导体器件制造方法,包括:在半导体衬底内形成具有第一导电类型的沟道掺杂层,所述沟道掺杂层形成在除了用于形成低浓度漏极区域的掺杂杂质所被引入的漏极杂质区域以外的区域,且所述沟道掺杂层与所述漏极杂质区域分开;在所述半导体衬底上经由栅绝缘膜形成栅极;以所述栅极作为掩模,通过向所述半导体衬底内引入第二导电掺杂杂质,在所述半导体衬底内所述栅极的第一侧形成低浓度源极区域,并在所述半导体衬底内所述栅极的第二侧的漏极杂质区域中形成低浓度漏极区域;在所述栅极的第一侧的侧壁部分上形成第一间隔物,并至少在所述栅极的第二侧的侧壁部分上形成第二间隔物;以及以所述栅极、第一间隔物以及第二间隔物作为掩模,通过向所述半导体衬底内引入第二导电掺杂杂质,在所述半导体衬底内所述栅极的第一侧形成杂质浓度高于所述低浓度源极区域的高浓度源极区域,使得所述高浓度源极区域与所述栅极分开第一距离,并在所述半导体衬底内所述栅极的第二侧形成杂质浓度高于所述低浓度漏极区域的高浓度漏极区域,使得所述高浓度漏极区域与所述栅极分开第二距离,所述第二距离大于所述第一距离。
地址 日本神奈川县横滨市