一种低压轨至轨运算放大电路

摘要

本发明涉及一种低压轨至轨运算放大电路。本发明电路包括三个电阻、三个电容、19个P型MOS管和17个N型MOS管。该电路采用适合于低电压的电流型跨导器，折叠共源共栅放大电路和低功耗的AB类推挽输出电路等子电路结构，克服了传统电压型运算放大器深受阈值电压限制的缺点，采用了适合于低电压要求的电路单元，在电路结构上进行了改进，从而在常规的CMOS工艺下实现了低电压、低功耗的性能。该电路采用电流型跨导器，获得了rail-to-rail共模电压输入和良好的频率响应；增益级采用折叠式共源共栅放大电路，获得了高电压增益和高电源抑制比；输出级采用两对反相器的AB类推挽输出电路，获得了高驱动能力，具有rail-to-rail共模电压输出和极低的谐波失真。

主权项

一种低压轨至轨运算放大电路，包括三个电阻、三个电容、19个P型MOS管和17个N型MOS管，其特征是：第一P型MOS管P1的漏极与偏置电阻R1的一端连接，第一N型MOS管N1的源极和栅极以及第四N型MOS管N4的栅极与第二P型MOS管P2的漏极连接，第三P型MOS管P3的栅极和漏极与分压电阻R2的一端连接；第四P型MOS管P4的漏极和栅极以及第五P型MOS管P5的栅极与第三P型MOS管P3的源极连接，第四N型MOS管N4的源极、第五N型MOS管N5的漏极和第六N型MOS管N6的漏极与分压电阻R2的另一端连接；第三N型MOS管N3的栅极和源极、第二N型MOS管N2的栅极、第五N型MOS管N5的栅极和第六P型MOS管P6的源极连接，第五P型MOS管P5的漏极、第六P型MOS管P6的漏极、第六N型MOS管N6的栅极和第七P型MOS管P7的源极连接，第六P型MOS管P6的栅极与差分信号输入端的负端Vin‑连接，第七P型MOS管P7的栅极与差分信号输入端的正端Vin+连接；第二N型MOS管N2的源极、第六N型MOS管N6的源极、第九P型MOS管P9的源极和第十一P型MOS管P11的漏极连接；第八P型MOS管P8的源极、第十P型MOS管P10的漏极、第五N型MOS管N5的源极和第八N型MOS管N8的源极连接；第七N型MOS管N7的栅极和源极以及第八N型MOS管N8的栅极与第七P型MOS管P7的漏极连接，第九N型MOS管N9的栅极和源极以及第十N型MOS管N10的栅极与第八P型MOS管P8的漏极连接；第十N型MOS管N10的源极、第十一N型MOS管N11的珊极、第九P型MOS管P9的漏极和第十二P型MOS管P12的漏极与第二滤波电容C2的一端连接，第十三N型MOS管N13的源极、第十四N型MOS管N14的源极、十六P型MOS管P16的漏极、十七P型MOS管P17的漏极以及负载电容C3的一端和负载电阻R3的一端与第二滤波电容C2的另一端连接，负载电容C3的另一端和负载电阻R3的另一端接地；第十一N型MOS管N11的源极、第十三P型MOS管P13的漏极、第十四P型MOS管P14的珊极和第十八P型MOS管P18的珊极与第一滤波电容C1的一端连接，第一滤波电容C1的另一端与第十二P型MOS管P12的源极连接；第十五P型MOS管P15的漏极和栅极、第十四P型MOS管P14的漏极、第十六P型MOS管P16的栅极、第十二N型MOS管N12的源极和第十三N型MOS管N13的珊极连接； 第十五N型MOS管N15的源极和栅极、第十四N型MOS管N14的栅极、第十六N型MOS管N16的源极、第十七P型MOS管P17的珊极和第十八P型MOS管P18的漏极连接，第十六N型MOS管N16的珊极和第十七N型MOS管N17的珊极与第十二N型MOS管N12的珊极连接，第十七N型MOS管N17的源极与十九P型MOS管P19的漏极连接；第一P型MOS管P1的栅极、第二P型MOS管P2的栅极、第十P型MOS管P10的栅极、第十一P型MOS管P11的栅极、第十三P型MOS管P13的栅极和第十九P型MOS管P19的栅极连接；第一P型MOS管P1的源极、第二P型MOS管P2的源极、第四P型MOS管P4的源极、第五P型MOS管P5的源极、第十P型MOS管P10的源极、第十一P型MOS管P11的源极、第十三P型MOS管P13的源极、第十四P型MOS管P14的源极、第十五P型MOS管P15的源极、第十六P型MOS管P16的源极、第十七P型MOS管P17的源极、第十八P型MOS管P18的源极、第十九P型MOS管P19的源极和第十二P型MOS管P12的衬底接地；第一N型MOS管N1的漏极、第二N型MOS管N2的漏极、第三N型MOS管N3的漏极、第四N型MOS管N4的漏极、第七N型MOS管N7的漏极、第八N型MOS管N8的漏极、第九N型MOS管N9的漏极、第十N型MOS管N10的漏极、第十一N型MOS管N11的漏极、第十二N型MOS管N12的漏极、第十三N型MOS管N13的漏极、第十四N型MOS管N14的漏极、第十五N型MOS管N15的漏极、第十六N型MOS管N16的漏极、第十七N型MOS管N17的漏极、第五N型MOS管N5的衬底、第六N型MOS管N6的衬底、第八P型MOS管P8的珊极、第九P型MOS管P9的珊极、第十二P型MOS管P12的珊极以及偏置电阻R1的另一端均与1.5V电源VDD连接；偏置电阻R1和第一P型MOS管P1、第二P型MOS管P2构成电路的主偏置电路，主偏置电流设计为5μA；第一N型MOS管N1和第四N型MOS管N4为输入级正常工作提供恒定的电流源；输入级是一个由两个互相平行的NMOS和PMOS差分对及其电流源组成的电流型跨导器；第五N型MOS管N5和第六N型MOS管N6组成PMOS差分对跨导器，第四N型MOS管N4是它的电流源；第六P型MOS管P6和第七P型MOS管P7组成NMOS差分对跨导器，第五P型MOS管P5是它的电流沉；采用折叠共源的第九N型MOS管N9、第十N型MOS管N10、第十一N型MOS管N11、第八P型MOS管P8、第九P型MOS管P9、第十P型MOS管P10、第十一P型MOS管P11、第十二P型MOS管P12、第十三P型 MOS管P13组成运放第二级放大电路实际上是一种跨阻放大器，它将输入级产生的电流信号转变为电压信号，并进行放大输出；其中第十一P型MOS管P11和第十二P型MOS管P12作为输入级的偏置电流沉；第八P型MOS管P8、第九P型MOS管P9、第九N型MOS管N9、第十N型MOS管N10构成一种折叠共源共栅电流镜；第十一N型MOS管N11和第十三P型MOS管P13组成共源组态放大电路，第一滤波电容C1是密勒补偿电容；为了减小芯片的面积和对相位裕度动态地调整，第十二P型MOS管P12采用MOSFET；电路中第十P型MOS管P10和第十一P型MOS管P11吸收的电流等于从输入级差分对第五N型MOS管N5、第六N型MOS管N6或第六P型MOS管P6、第七P型MOS管P7流入的电流与第八P型MOS管P8、第九P型MOS管P9、第九N型MOS管N9、第十N型MOS管N10的电流之和；平衡时，第九P型MOS管P9的电流等于第十N型MOS管N10的电流；第十九P型MOS管P19、第十二N型MOS管N12、第十六N型MOS管N16、第十七N型MOS管N17组成偏置电流源，第十九P型MOS管P19的栅级接运放的主偏置，第十二N型MOS管N12、第十六N型MOS管N16分别与第十七N型MOS管N17组成电流镜；输入电路是由第十四P型MOS管P14、第十五P型MOS管P15、第十八P型MOS管P18和第十五N型MOS管N15组成，输出电路是由两个反相器第十三N型MOS管N13、第十六P型MOS管P16及第十四N型MOS管N14、第十七P型MOS管P17构成，它们的输出点接在一起共同作为运放的输出；所述电路的工作电源为1.5V，MOS器件的阈值电压为0.75V左右。