| 摘要 |
<p>본 발명은 박막트랜지스터 기판과 이의 제조방법에 관한 것이다. 본 발명에 따른 박막트랜지스터 기판은, 절연기판 상에 게이트 전극을 포함하는 게이트 배선과, 공통전압선을 형성하는 단계와; 게이트 배선과 공통전압선을 덮도록 게이트 절연막, 반도체층, 저항접촉층 및 제1감광막을 차례로 적층하는 단계와; 제1감광막을 노광 및 현상하여 공통전압선의 일부를 노출시키는 개구부와, 게이트 전극에 대응하는 제1메인감광막패턴과, 개구부 및 제1메인감광막패턴 이외의 제1메인감광막패턴보다 얇은 제1서브감광막패턴을 갖는 제1감광막패턴을 형성하는 단계와; 개구부에 의하여 노출된 반도체층 및 저항접촉층이 제거되고, 제1메인감광막패턴만이 남도록 식각 및 에싱하는 단계와; 제1메인감광막패턴의 하부에 위치하는 반도체층과 저항접촉층만이 남도록 반도체층과 저항접촉층을 식각하는 단계와; 잔존하는 제1메인감광막패턴을 제거한 후, 반도체층과 저항접촉층을 덮도록 제1배선층, 제2배선층 및 제2감광막을 차례로 적층하는 단계와; 제2감광막을 노광 및 현상하여 데이터 배선층으로 형성될 영역에 대응하는 제2메인감광막패턴과, 제2메인감광막패턴보다 얇으며 전극층으로 형성될 영역에 대응하는 제2서브감광막패턴을 갖는 제2감광막패턴을 형성하는 단계와; 제2메인감광막패턴과 제2서브감광막패턴에 의하여 노출된 제1배선층 및 제2배선층을 제거하고, 제2메인감광막패턴만이 남도록 식각 및 에싱하는 단계와; 외부로 노출된 제2배선층을 제거하는 단계를 포함하는 것을 특징으로 한다. 이에 의해, 사용되는 사진식각공정(Photolithograpy)의 수를 절감함으로써 생산성이 향상되고 제조비용이 절감된 박막트랜지스터 기판이 제공된다.</p> |
