半导体记忆体装置

摘要

一种半导体记忆体装置具有一子洞区域之一简单布局图案。该半导体记忆体装置包括一区段输入/输出线、对应于该区段输入/输出线之一第一局域输入/输出线及一第二局域输入/输出线、一经组态以回应于一第一开关控制信号选择性地连接该区段输入/输出线与该第一局域输入/输出线的输入/输出开关，及一连接至一第二局域输入/输出线但不连接至该区段输入/输出线之虚设输入/输出开关。