具有双边沿时钟的集成电路

摘要

本发明提供了支持双边沿时钟的集成电路，所述集成电路可以包括锁相环，所述锁相环生成方波时钟信号。所述时钟信号可以由芯片外外装置经过输入输出引脚提供。所述时钟信号可以通过时钟分布网络路由以提供本地时钟信号给脉冲发生器，所述脉冲发生器在上升和下降时钟边沿生成时钟脉冲。所述脉冲发生器可以生成时钟脉冲，这些时钟脉冲由所述上升和下降时钟边沿触发并且具有用于最优性能的公共脉冲宽度。可以为了最优性能最小化由所述时钟网络引入的占空比失真。自适应占空比失真电路可以用来控制时钟缓冲器的上拉/下拉驱动强度，以便本地时钟信号的高时钟相位近似为半个时钟周期。

主权项

一种集成电路，包括：时钟分布网络，所述时钟分布网络可操作为接收时钟信号并且可操作为提供多个对应的本地时钟信号；多个时钟脉冲发生器，所述多个时钟脉冲发生器中的每个可操作为接收所述多个对应的本地时钟信号中相应的一个并且可操作为生成对应的时钟脉冲；和占空比失真校正电路，所述占空比失真校正电路可操作为调节被提供给所述时钟分布网络的所述时钟信号。