| 发明名称 | 整合显示控制器至低功率处理器中 | ||
| 摘要 | 在一个实施例中，一种系统(10)包括存储器(12)；与该存储器相连接的存储器接口；与该存储器接口相连接的处理器单元(14)，与该处理器单元相连接的第二接口，及图形处理单元(30)。该处理器单元包括至少一个处理器核心(24A)及配置成(configured to)与显示器(18)相连接的显示控制器(28)。图形处理单元配置成将数据转译(render)至帧缓冲器(frame buffer)(36)中，该数据表示(represent)欲被显示在该显示器上的图像(image)。如果该图形处理单元不是正在进行转译，则该处理器单元配置成停止(deactivate)该第二接口，而且即使该第二接口被停止，该显示控制器配置成读取用于显示的该帧缓冲器数据。 | ||
| 申请公布号 | CN101313268B | 申请公布日期 | 2013.02.27 |
| 申请号 | CN200680043876.8 | 申请日期 | 2006.11.02 |
| 申请人 | 先进微装置公司 | 发明人 | S·R·波尔金;R·T·维特克;M·斯坦曼 |
| 分类号 | G06F1/32(2006.01)I;G06F15/78(2006.01)I | 主分类号 | G06F1/32(2006.01)I |
| 代理机构 | 北京戈程知识产权代理有限公司 11314 | 代理人 | 程伟 |
| 主权项 | 一种处理器单元(14)，包括：至少一个处理器核心(24A)；显示控制器(28)，配置成与显示器(18)相连接；以及第一桥接器(26)，与所述处理器核心及所述显示控制器相连接，其中所述第一桥接器进一步配置成与第二接口相连接用以与下列至少一者通信：(1)图形处理单元(30)，所述图形处理单元(30)配置成转译数据至在存储器中的帧缓冲器(36)中，所述帧缓冲器中的所述数据表示欲被显示在所述显示器上的图像，以及(2)一个或多个外围器件；其中如果所述图形处理单元不是正在进行转译且该一个或多个外围器件上的外围接口没有输入/输出活动时，所述第一桥接器配置成停止所述第二接口，以及其中如果所述第二接口被停止，所述显示控制器配置成读取用于显示的所述帧缓冲器数据。 | ||
| 地址 | 美国加利福尼亚州 | ||