| 主权项 |
1.一种不等长码编解码器,以编/解码表、FIF0缓冲器构成周边控制,其特征在于:于该编/解码表与该FIF0缓冲器间以一倒桶式移位器及一双向性输出入缓冲器串接构成资料移位与资料输出入者;上述的倒桶式移位器为双向位MOS元件且内部元件数量设为最大码长L乘以该FIFO缓冲器单位位元n所得之乘积,其移位控制端之脚数系设为上述的FIFO缓冲器单位位元数n,第一输出入端脚数设为相同于最大码长数値L,第二输出入端脚数设为最大码长与上述的FIF0缓冲器单位位元数之和减1的数値者(L+n-1);上述的输出入缓冲器对应于该倒桶式移位器之第二输出端,系由(L+n-1)个正反器所构成,其中,最上方及最下方各n个正反器分则与该FIF0缓冲器相连接,作为写出资料与读入资料滙流排之一部份。2.如申请专利范围第1项其中所述之输出入缓冲器之正反器中,最上方n个正反器之外的任一正反器的输出端系与其上方相隔n个烷元之正反器之输入端连接,可于一次输出n个故元后,令下其余内容往上移n个位元者。3.如申请专利范围第1项其中所述之周边控制中,又包含一移位控制器,其特征在于其由多工器、运算器、比较器及解码器所组成,解码器之输出端与倒桶式移位器之移故控制端连接,比较器输出端与输出入缓冲器之控制端连接,可控制倒桶式移故暂存器每次移位同时,并予以累加码表,累加値大于或等于上述的FIFO缓冲器单位位元数n时,则由比较器输出一信号触发输出入缓冲器途出n位元的资料到该FIFO缓冲器,并由该信号回授至运算器,使累加数値减n,再重新移位与累加,以构成令该倒桶式移位器移位及满n个位写入资料至FIFO锾冲器者。4.如申请专利范围第3项其中所述之移位控制器内部累积数値的初始値,系根据獭码或解码模式改变,于编码时,累积数値的初始値为零,而于解码时,其初始値则为(L+n-1)者。 |
