发明名称 半导体集成电路及其动作方法
摘要 本发明提供一种可以输入接口降低适合于有效载荷数据的采样的时钟信号的相位的数据采样单元的功耗的半导体集成电路及其动作方法。半导体集成电路(9)具备输入接口(5)和内部核心电路(72、73、75)。输入接口(5)包括迟滞电路(45)和数据采样单元(4)。迟滞电路(45)对第一和上述第二输入阈值(VthL、VthH)之间的输入信号进行检测。数据采样单元(4)按照同步信号来选择适合于数据的采样的采样时钟信号的相位,对有效载荷数据进行采样。在检测到休眠指令的情况下,休眠信号被提供给上述内部核心电路(72、73、75)和数据采样单元(4),将其控制成休眠模式。
申请公布号 CN101662823B 申请公布日期 2013.01.30
申请号 CN200910166617.X 申请日期 2009.08.24
申请人 瑞萨电子株式会社 发明人 上妻央;山胁大造;赤峰幸德;前田功治
分类号 H04W52/02(2006.01)I;H04M1/73(2006.01)I;H03K19/003(2006.01)I 主分类号 H04W52/02(2006.01)I
代理机构 中国国际贸易促进委员会专利商标事务所 11038 代理人 郭放
主权项 一种半导体集成电路,其特征在于,具备:输入接口,从外部向上述输入接口供给输入信号;和内部核心电路,由上述输入接口接收上述输入信号而从上述输入接口生成的信号数据被提供给上述内部核心电路,上述输入接口包括迟滞电路和数据采样单元,上述输入接口的上述迟滞电路具有第一输入阈值和第二输入阈值,据此,上述迟滞电路检测具有上述第一输入阈值与上述第二输入阈值之间的规定电压范围的上述输入信号而作为休眠指令,上述输入接口的上述数据采样单元按照作为上述输入信号而供给的同步信号的数据模式,选择与数据的采样相适合的采样时钟信号的相位,并使用具有所选择的相位的采样时钟信号,据此,上述数据采样单元对包含在上述输入信号中的有效载荷数据进行采样,在上述输入接口的上述迟滞电路检测到上述休眠指令的情况下,从上述迟滞电路生成的休眠信号被提供给上述内部核心电路,上述内部核心电路响应于上述休眠信号而被控制成休眠模式,由上述迟滞电路生成的上述休眠信号还被提供给上述输入接口的上述数据采样单元,据此,上述数据采样单元响应于上述休眠信号而被控制成休眠模式。
地址 日本神奈川