发明名称 输出级结构
摘要 本发明涉及一种输出级结构,其包含第一、第二p型MOS晶体管以及第一、第二n型MOS晶体管,其中MOS晶体管是以双阱工艺制作。第一p型MOS晶体管的源极连接电压源,栅极连接第一电压;第二p型MOS晶体管的源极连接第一p型MOS晶体管的漏极,栅极连接第二电压,漏极连接输出垫;第一n型MOS晶体管的漏极连接输出垫,栅极连接第三电压;第二n型MOS晶体管的漏极连接第一n型MOS晶体管的源极,栅极连接第四电压,源极连接一接地点。第三、第四基体端点耦接于不相同的第五、第六参考电压。第一、第二p型MOS晶体管以及第一、第二n型MOS晶体管构成双阱结构。双阱结构是在p型基底上具有深n型阱区域以及多个独立n型阱区域,深n型阱区域上具有多个独立p型阱区域。
申请公布号 CN1773708B 申请公布日期 2013.01.30
申请号 CN200410092714.6 申请日期 2004.11.11
申请人 瑞昱半导体股份有限公司 发明人 李朝政;林永豪;王文祺;蔡瑞原
分类号 H01L27/092(2006.01)I;H01L21/8238(2006.01)I 主分类号 H01L27/092(2006.01)I
代理机构 北京市柳沈律师事务所 11105 代理人 李晓舒;魏晓刚
主权项 一种互补型金属氧化物半导体晶体管输出级结构,其包含:一第一p型金属氧化物半导体晶体管,该第一p型金属氧化物半导体晶体管具有一第一源极、一第一栅极、一第一漏极以及一第一基体端点,该第一源极耦接于一电压源,该第一栅极耦接于一第一参考电压;一第二p型金属氧化物半导体晶体管,该第二p型金属氧化物半导体晶体管具有一第二源极、一第二栅极、一第二漏极以及一第二基体端点,该第二源极耦接于该第一漏极,该第二栅极耦接于一第二参考电压,该第二漏极耦接于一输出垫;一第一n型金属氧化物半导体晶体管,该第一n型金属氧化物半导体晶体管具有一第三漏极、一第三栅极、一第三源极以及一第三基体端点,该第三漏极耦接于该输出垫,该第三栅极耦接于一第三参考电压;以及一第二n型金属氧化物半导体晶体管,该第二n型金属氧化物半导体晶体管具有一第四漏极、一第四栅极、一第四源极以及一第四基体端点,该第四漏极耦接于第三源极,该第四栅极耦接于一第四参考电压,该第四源极耦接于一接地点;其中所述第一和第二p型金属氧化物半导体晶体管以及所述第一和第二n型金属氧化物半导体晶体管构成一双阱结构,其中该双阱结构是在一p型基底上具有相互隔离的一深n型阱区域以及第一和第二n型阱区域,该深n型阱区域中具有相互隔离的第一和第二p型阱区域,该第一n型金属氧化物半导体晶体管位于该第一p型阱中,该第二n型金属氧化物半导体晶体管位于该第二p型阱中。
地址 中国台湾新竹科学园区