薄膜电晶体阵列基板及其制造方法

摘要

一种薄膜电晶体阵列基板的制造方法，其是在每一次的图案化制程中，同时定义膜层以形成多个切裂标记。这些切裂标记为沿垂直预切裂方向紧密地排列成行，且这些切裂标记形成于一预切裂位置的两侧。藉由以这些切裂标记作为刻度记号，可显示出实际切裂位置与预切裂位置的偏移程度，进而可进一步对切裂制程做精确地调整，以提高制程良率。

主权项

一种薄膜电晶体阵列基板，包括：一基板，该基板具有一元件区与一切裂标记区；多数个画素结构，配置于该元件区中，每一画素结构包括一薄膜电晶体、一画素电极以及覆盖该薄膜电晶体的一保护层；以及多数个切裂标记，配置于该切裂标记区中，该些切裂标记为沿垂直预切裂方向紧密地排列成行，且该些切裂标记位于一预切裂位置的两侧，其中该些切裂标记是由至少两种以上的颜色、至少两种以上的形状、至少一种颜色与至少一种形状搭配组合或是上述两者搭配组合而成，其中，在该薄膜电晶体的一闸极、一半导体层、一源极与一汲极的图案化制程、在该保护层的图案化制程及在该画素电极的图案化制程中，同时形成该些切裂标记，且使相邻的该些切裂标记彼此相连。如申请专利范围第1项所述之薄膜电晶体阵列基板，其中该些切裂标记的形状为完全相同的形状，但颜色不完全相同。如申请专利范围第1项所述之薄膜电晶体阵列基板，其中该些切裂标记的形状为完全不同的形状。如申请专利范围第1项所述之薄膜电晶体阵列基板，其中该些切裂标记的形状为部分相同、部分不同的形状。如申请专利范围第1项所述之薄膜电晶体阵列基板，其中每一该些切裂标记与该预切裂位置的距离为一固定值的倍数。如申请专利范围第1项所述之薄膜电晶体阵列基板，其中该些切裂标记是依标记的材质不同来交错排列。如申请专利范围第1项所述之薄膜电晶体阵列基板，其中该些切裂标记是依标记的形状不同来交错排列。如申请专利范围第1项所述之薄膜电晶体阵列基板，其中一部份的该些切裂标记与该薄膜电晶体的闸极的材质相同。如申请专利范围第1项所述之薄膜电晶体阵列基板，其中一部份的该些切裂标记与该薄膜电晶体的半导体层的材质相同。如申请专利范围第1项所述之薄膜电晶体阵列基板，其中一部份的该些切裂标记与该薄膜电晶体的源极与汲极的材质相同。如申请专利范围第1项所述之薄膜电晶体阵列基板，其中一部份的该些切裂标记与该保护层的材质相同。如申请专利范围第1项所述之薄膜电晶体阵列基板，其中一部份的该些切裂标记与该画素电极的材质相同。一种薄膜电晶体阵列基板的制造方法，包括：提供一基板，该基板具有一元件区与一切裂标记区；在该基板上形成一第一导电层；图案化该第一导电层，以于该元件区的该基板上形成多数个闸极，以及同时于该切裂标记区的该基板上形成至少一第一切裂标记；在该基板上依序形成一介电层、一半导体材料层，以覆盖该些闸极与该第一切裂标记；图案化该半导体材料层，以于每一该些闸极上方的该介电层上形成一通道层，以及同时于该切裂标记区的该介电层上形成至少一第二切裂标记；在该基板上形成一第二导电层；图案化该第二导电层，以于每一该些闸极上方形成一源极与一汲极，以及同时于该切裂标记区的该介电层上形成至少一第三切裂标记；在该基板上形成一保护层；图案化该保护层，以于该元件区形成曝露出每一该些汲极的一接触窗开口，以及同时于该切裂标记区的该介电层上形成至少一第四切裂标记；在该基板上形成一透明导电材料层；以及图案化该透明导电材料层，以形成多数个画素电极，每一画素电极经由该接触窗开口与对应的该汲极电性连接，以及同时于该切裂标记区的该介电层上形成至少一第五切裂标记，其中该些切裂标记为沿垂直预切裂方向紧密地排列成行，且该些切裂标记形成于一预切裂位置的两侧。如申请专利范围第13项所述之薄膜电晶体阵列基板的制造方法，其中该些切裂标记的形状为完全相同的形状，但颜色不完全相同。如申请专利范围第13项所述之薄膜电晶体阵列基板的制造方法，其中该些切裂标记的形状为完全不同的形状。如申请专利范围第13项所述之薄膜电晶体阵列基板的制造方法，其中该些切裂标记的形状为部分相同、部分不同的形状。如申请专利范围第13项所述之薄膜电晶体阵列基板的制造方法，其中每一该些切裂标记与该预切裂位置的距离为一固定值的倍数。如申请专利范围第13项所述之薄膜电晶体阵列基板的制造方法，其中该些切裂标记是依标记的材质不同来交错排列。如申请专利范围第13项所述之薄膜电晶体阵列基板的制造方法，其中该些切裂标记是依标记的形状不同来交错排列。