| 摘要 |
본 발명은 페리비트라인에 의하여 셀영역과 페리영역간의 발생된 단차를 제거할 수 있는 매립게이트를 구비한 반도체 장치 및 그 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 셀영역과 페리영역을 갖는 기판; 상기 셀영역의 기판에 형성된 매립게이트; 상기 페리영역의 기판상에 형성되고, 도전막을 포함한 페리게이트; 상기 기판 전면을 덮는 층간절연막; 및 상기 층간절연막 내부에 형성되어 상기 도전막과 접하는 페리비트라인을 포함하는 반도체 장치를 제공하며, 상술한 본 발명에 따르면, 페리비트라인을 층간절연막 내부에 형성함으로써, 페리비트라인에 기인한 셀영역과 페리영역간 단차 발생을 원천적으로 방지할 수 있는 효과가 있다. |
