| 主权项 |
一种高性能可编程控制器的处理器体系结构，其特征在于：包括PLC专用指令集处理器、通用处理器，其中PLC专用指令集处理器通过PLC专用集处理器与通用处理器的接口与通用处理器相连；所述PLC专用指令集处理器具有以下结构：指令存储器、指令计数器、指令寄存器、指令译码器、控制单元、功能块单元、功能块寄存器组、数据存储器、寄存器组、位处理器、跳转调用指令及存取指令处理单元、I/O数据存储器、状态寄存器，其中：指令存储器，存储通用处理器并行编译后的指令，在指令计数器的控制下，将指令发送至指令寄存器；指令计数器，计算下一条指令地址，实现指令地址的自增，并在跳转调用指令及存取指令处理单元的控制下，按照跳转调用指令中指令地址偏移需求，改变指令地址；在位处理器的控制下，按照可跳转位逻辑运算指令指令地址偏移需求，改变指令地址；将自增后的指令地址、执行跳转调用指令后改变的指令地址及执行可跳转位逻辑运算指令后改变的指令地址，通过指令计数器中指令地址选择，将指令存储器中对应的指令输出至指令寄存器；指令寄存器，接收指令计数器选择的指令存储器中的指令，输出该指令至指令译码器；指令译码器，将从指令寄存器输入的指令进行译码后，将操作码输出至位处理器、跳转调用指令及存取指令处理单元、功能块单元，将操作数地址输出至寄存器组、功能块寄存器组、数据存储器及I/O存储器；控制单元，向指令计数器、指令寄存器、指令译码器发送控制指令；接收指令译码器操作码中的组码，分别对位处理器、跳转调用指令及存取指令处理单元和功能块单元进行控制；并控制与通用处理器进行中断信号的接收或发送；功能块单元，接收控制单元的控制信号和指令译码器的操作码，与功能块寄存器组进行数据的存取操作；功能块寄存器组，存储来自功能块单元的执行结果，根据来自跳转调用指令及存取指令处理单元的控制信号及指令译码器对其的操作数地址的选择信号，存取数据存储器的数据，或取出功能块寄存器组的数据，并通过多路选择器送至寄存器组中的累加器堆栈中；数据存储器，通过跳转调用指令及存取指令处理单元的控制及指令译码器对其操作数地址的选择，存取寄存器组、功能块寄存器组的数据；寄存器组，通过跳转调用指令及存取指令处理单元的控制及指令译码器传来的操作数地址，选择寄存器组中的寄存器，将该寄存器中的操作数 输出至位处理器进行处理；或存取数据存储器及I/O数据存储器中的数据；位处理器，通过指令译码器的操作码，对来自寄存器组的操作数以及通过多路选择器选择的来自功能块寄存器组、数据存储器、I/O数据存储器并存储在寄存器组累加器堆栈中的数据进行相应处理，并将处理结果存储到寄存器组、状态寄存器、数据存储器或I/O数据存储器中；跳转调用指令及存取指令处理单元，接收来自控制单元的控制信号，根据指令译码器传来的操作码，分别对指令计数器进行操作，对寄存器组、功能块寄存器组、数据存储器、I/O数据存储器进行存取操作控制；I/O数据存储器，接收来自跳转调用指令及存取指令处理单元的控制信号以及指令译码器的操作数地址选择信号，与寄存器组、功能块寄存器组以及I/O数据存储器进行数据存取；状态寄存器，保存位处理器执行后的状态结果，并通过中断方式，将状态信号发送至通用处理器。 |
