铜导体

摘要

本发明系关于一种导电材料，其包含：一包含铜及自0.001原子百分数至0.6原子百分数之一或多种选自铱、锇及铼之金属之导电核心区域；及一介面区域。该介面区域包含至少80原子百分数或更多之该一或该等多种金属。本发明亦系关于一种制造一导电材料之方法，其包含：提供一底层；用一晶种层接触该底层，该晶种层包含铜及一或多种选自铱、锇及铼之金属；于该晶种层上沉积一包含铜之导电层，且于一足以导致该导电层中的晶粒生长(grain growth)但最小化一或多种合金金属自该晶种层至该导电层之该迁移之温度下退火该导电层。该方法进一步包含研磨该导电层以提供一研磨铜表面材料，且于一导致该一或该等多种金属自该晶种层迁移至该研磨表面之的温度下，退火该研磨铜表面材料以提供一与一铜导体核心区域接触之介面区域。该介面区域及该铜导体核心区域包含该一或该等多种金属。

主权项

一种导电材料，其包含：一包含铜及自0.001原子百分数至0.6原子百分数之一或多种选自由铱、锇及铼组成之群之金属之导电核心区域；及一介面区域，其中该介面区域包含至少80原子百分数之该一或该等多种金属。如请求项1之导电材料，其中该介面区域包含至少90原子百分数之铱。如请求项2之导电材料，其中该导电核心区域包含自0.001原子百分数至0.4原子百分数之铱。如请求项2之导电材料，其中该导电核心区域包含自0.001原子百分数至0.2原子百分数之铱。如请求项2之导电材料，其进一步包含一晶种区域，其中该晶种区域包含自0.5原子百分数至4原子百分数之铱。如请求项1之导电材料，其中该介面区域之厚度系自5至20。如请求项2之导电材料，其中该导电材料之电阻率系2.3 μΩ/cm或更小。如请求项1之导电材料，其中该导电核心区域包含自0.001原子百分数至0.4原子百分数之该一或该等多种金属。一种半导体结构，其包含：于一介电材料内安置之一渠沟或一通路，其中该渠沟或通路包括一沿着该渠沟或该通路之该等侧壁安置之底层；一于该渠沟或该通路内之铜导体核心，其中该导体核心包含自0.01原子百分数至0.6原子百分数之一或多种选自铱、锇及铼组成之群之金属；及一介面层，其包含80原子百分数或更多之该一或该等多种金属。如请求项9之半导体结构，其中该介面区域包含90原子百分数或更多之铱。如请求项10之半导体结构，其中该铜导体核心包含自0.001原子百分数至0.4原子百分数之铱。如请求项10之半导体结构，其中该铜导体核心包含自0.001原子百分数至0.2原子百分数之铱。如请求项10之半导体结构，其进一步包含一于该底层上安置之晶种区域，其中该晶种区域包含自0.5原子百分数至4原子百分数之铱。如请求项9之半导体结构，其中该介面区域之厚度系自约5至约20。如请求项10之半导体结构，其中该导电材料之电阻率系2.3 μΩ/cm或更小。如请求项9之半导体结构，其中该导电核心区域包含自0.001原子百分数至0.4原子百分数之该一或该等多种金属。一种导电材料，其包含：一包含铜及0.3原子百分数至1.8原子百分数之铱之晶种区域；一包含铜及自0.04原子百分数至0.1原子百分数之铱之导电核心区域；及一介面区域，其中该介面区域包含至少98原子百分数之铱。如请求项17之导电材料，其中该导电核心区域包含自0.05原子百分数至0.08原子百分数之铱。如请求项17之导电材料，其中该介面区域之厚度系自5至20。如请求项17之导电材料，其中该导电材料之电阻率系2.1 μΩ/cm或更小。一种制造一导电材料之方法，其包含：提供一底层；用一晶种层接触该底层，其中该晶种层包含铜及一或多种选自由铱、锇及铼组成之群之金属；于该晶种层上沉积一包含铜之导电层，且退火该导电层，其退火温度系在一足以导致该导电层中的晶粒生长但最小化该一或该等多种金属自该晶种层至该导电层的迁移之温度；研磨该导电层以提供一研磨铜表面材料；且于一导致该一或该等多种金属自该晶种层迁移至该研磨表面的温度下，退火该研磨铜表面材料以提供一与一介面区域接触之铜导体核心区域，其中该介面区域及该铜导体核心区域包含该一或该等多种金属。如请求项21之方法，其中该一或该等多种金属包括铱，且该晶种层于退火该导电层或退火该研磨铜表面材料之前含有自1原子百分数至7原子百分数之铱。如请求项21之方法，其中退火该导电层包括不超过200℃之温度达5分钟以上。如请求项21之方法，其中退火该研磨铜表面材料包括250℃或更高之温度达30分钟或更长。如请求项21之方法，其中至该研磨铜表面材料之该一或该等多种金属的迁移提供该具有80原子百分数或更多之该一或该等多种金属之介面区域。如请求项22之方法，其中至该研磨铜表面材料之该铱的迁移提供该具有90原子百分数或更多之铱之介面区域。如请求项21之方法，其中该铜导体核心包含0.001原子百分数至0.6原子百分数之该一或该等多种金属。如请求项22之方法，其中该铜导体核心包含0.001原子百分数至0.4原子百分数戈之铱。如请求项22之方法，其中该铜导体核心包含0.001原子百分数至0.2原子百分数之铱。如请求项22之方法，其中该铱之迁移提供一具有0.5原子百分数至4原子百分数之铱之晶种区域。如请求项21之方法，其中该一或该等多种金属之迁移提供该具有一自5至约20厚度之介面区域。