非易失性锁存电路和逻辑电路，以及使用其的半导体器件

摘要

为了提供新颖的非易失性锁存电路和使用该非易失性锁存电路的半导体器件，非易失性锁存电路包括：具有环形结构的锁存部分，其中第一元件的输出电连接至第二元件的输入，且第二元件的输出电连接至第一元件的输入；以及用于保持该锁存部分的数据的数据保持部分。在数据保持部分中，使用用氧化物半导体作为用于形成沟道形成区的半导体材料的晶体管作为开关元件。此外，包括了电连接至晶体管的源电极或漏电极的反相器。使用该晶体管，被保持在锁存部分中的数据可被写入反相器的栅极电容器或被独立提供的电容器。

主权项

一种非易失性锁存电路，包括：锁存部分；以及用于保持所述锁存部分的数据的数据保持部分，所述锁存部分包括：第一元件；以及第二元件，其中所述第一元件的输出电连接至所述第二元件的输入，且所述第二元件的输出电连接至所述第一元件的输入，且其中，所述第一元件的输入电连接至被提供有输入信号的引线，且所述第一元件的输出电连接至被提供有输出信号的引线，所述数据保持部分包括：晶体管；以及反相器，其中所述晶体管的沟道形成区包括氧化物半导体层，且其中所述晶体管的源电极和漏电极中的一个电连接至被提供有所述输出信号的所述引线，所述晶体管的所述源电极和漏电极中的另一个电连接至所述反相器的输入，且所述反相器的输出电连接至被提供有所述输入信号的所述引线。